JPH0322740B2 - - Google Patents

Info

Publication number
JPH0322740B2
JPH0322740B2 JP1411883A JP1411883A JPH0322740B2 JP H0322740 B2 JPH0322740 B2 JP H0322740B2 JP 1411883 A JP1411883 A JP 1411883A JP 1411883 A JP1411883 A JP 1411883A JP H0322740 B2 JPH0322740 B2 JP H0322740B2
Authority
JP
Japan
Prior art keywords
signal
transmission
terminal
gate
terminal device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1411883A
Other languages
Japanese (ja)
Other versions
JPS59140748A (en
Inventor
Motoharu Terada
Osamu Akiba
Yoshiharu Suzuki
Takashi Saeki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP1411883A priority Critical patent/JPS59140748A/en
Publication of JPS59140748A publication Critical patent/JPS59140748A/en
Publication of JPH0322740B2 publication Critical patent/JPH0322740B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Small-Scale Networks (AREA)
  • Selective Calling Equipment (AREA)

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、主操作部と複数の端末器とを伝送線
を介して接続し、主操作部は各端末器に対して送
信信号を時分割多重伝送し、各端末器は送信信号
を受信した後に各端末器に接続されたリレーのよ
うな負荷制御部を介して外部負荷を制御する時分
割多重伝送システムに関するものである。
[Detailed Description of the Invention] [Technical Field] The present invention connects a main operating section and a plurality of terminal devices via a transmission line, and the main operating section transmits a transmission signal to each terminal via time division multiplex transmission. However, the present invention relates to a time division multiplex transmission system in which each terminal device receives a transmission signal and then controls an external load through a load control unit such as a relay connected to each terminal device.

〔背景技術〕[Background technology]

第1図はこの種の時分割多重伝送システムの概
略構成例を示し、主操作部1から導出された1回
路の伝送線3に複数個の端末器2が接続してあ
り、主操作部1から各端末器2に電力とアドレス
信号、制御データ信号等のデータ信号とを送り、
端末器2においてその従属する負荷を制御するた
めのリレー接点出力のような負荷制御出力を出力
するものであり、端末器2において入力された監
視入力は、返送信号として主操作部1に電流モー
ドの信号として返送される。第2図は上記第1図
システムの動作説明図であり、同図a,bは主操
作部1から送出される送信信号の波形図及びフオ
ーマツト構成図を示し、1チヤンネル分のデータ
伝送の始まりを示すスタート信号と、各チヤンネ
ルを指定することによりそのチヤンネルに属する
端末器2を選択的に呼び出すためのアドレス信号
と、この選択的に呼び出された端末器2における
制御内容を指定する制御データ信号と、この端末
器2から主操作部1への返信信号の送出時間帯を
示す返信帯域信号とを、上記の順に送出するよう
にして1チヤンネル分、即ち1端末当りの送信信
号が構成され、また上記スタート信号は負荷制御
のタイミングを指定する信号をかねている。同図
cは電流モードの返信信号の波形図を示し、上記
アドレス信号で指定されたチヤンネルの端末器2
は、制御データ信号を受信解読した後、返信帯域
信号の受信時間帯に、監視入力その他による返信
データに基づき伝送線3を直接乃至小抵抗を介し
て断続的に短絡し、図示のような返信信号を主操
作部1に向けて送出する。dは負荷制御信号であ
つて、前述のように受信された制御データ信号の
内容に従つてスタート信号の時間帯に図示のよう
な負荷制御信号が出力され、これにより負荷制御
部としての出力用のリレー等が駆動される。同図
eは伝送線3上の信号に表われる波形歪の状態を
示すものであつて、上述のように電流モードの返
信信号の送出タイミング及び負荷制御のタイミン
グには、伝送線3上の電流が大きく変化し、この
ため図示のような波形の歪を発生していた。
FIG. 1 shows a schematic configuration example of this type of time division multiplex transmission system, in which a plurality of terminal devices 2 are connected to one circuit of transmission line 3 led out from the main operation section 1. sends power and data signals such as address signals and control data signals to each terminal device 2,
The terminal device 2 outputs a load control output such as a relay contact output for controlling the dependent load, and the monitoring input inputted to the terminal device 2 is sent as a return signal to the main operation unit 1 to output the current mode. It is sent back as a signal. FIG. 2 is an explanatory diagram of the operation of the system shown in FIG. a start signal indicating each channel, an address signal for selectively calling a terminal device 2 belonging to that channel by specifying that channel, and a control data signal specifying the control content of the selectively called terminal device 2. and a reply band signal indicating the sending time period of the reply signal from the terminal device 2 to the main operation unit 1 are sent in the above order, so that one channel's worth, that is, a transmission signal per one terminal is configured, The start signal also serves as a signal specifying the timing of load control. Figure c shows a waveform diagram of the reply signal in current mode, and shows the terminal device 2 of the channel specified by the address signal.
After receiving and decoding the control data signal, the transmission line 3 is intermittently short-circuited directly or through a small resistance during the receiving time period of the reply band signal based on the reply data from the monitoring input and other sources, and the reply as shown in the figure is generated. A signal is sent to the main operation section 1. d is a load control signal, and as described above, according to the content of the received control data signal, the load control signal as shown in the figure is output during the time period of the start signal. relays, etc. are driven. Figure e shows the state of waveform distortion appearing in the signal on the transmission line 3. As mentioned above, the current mode on the transmission line 3 is changed significantly, which caused waveform distortion as shown in the figure.

この問題を解決するために、従来構成では、主
操作部1からの送信信号に含まれるアドレス信号
によつて選択された端末器2において、第2図f
に示すように、返信信号の送出時間帯に対応させ
てアドレス一致信号を出力し、このアドレス一致
信号の出力期間に端末器2の受信動作を不動作状
態にしていた。この動作により、アドレス一致信
号を出力した端末器2では、その端末器2からの
返信信号による歪波形が入力されなくなり、誤動
作を防止できるようになつていた。ところがかか
る従来例においては、他の端末器2が返信信号を
送出したことによる波形歪はそのまま受信される
ことになり、また負荷制御タイミングの波形歪に
ついてはこれを除去する方法がなかつたため、こ
れらの波形歪により誤動作を生じるおそれがあ
り、正常な信号伝送を確保することができない問
題があつた。
In order to solve this problem, in the conventional configuration, in the terminal device 2 selected by the address signal included in the transmission signal from the main operation section 1,
As shown in FIG. 2, an address matching signal is output in accordance with the sending time period of the reply signal, and the receiving operation of the terminal device 2 is disabled during the output period of this address matching signal. By this operation, the distorted waveform due to the reply signal from the terminal device 2 is no longer input to the terminal device 2 that outputs the address matching signal, and malfunctions can be prevented. However, in such a conventional example, the waveform distortion caused by another terminal device 2 sending a reply signal is received as is, and there is no way to remove the waveform distortion at the load control timing. There was a problem that malfunction could occur due to waveform distortion, and normal signal transmission could not be ensured.

〔発明の目的〕[Purpose of the invention]

本発明は、主操作部からの送信信号のうち端末
器で受信する必要がある期間以外は端末器の受信
動作を不動作にすることによつて、伝送線上の信
号の波形歪による誤動作を防止できるようにした
時分割多重伝送システムを提供することを目的と
するものである。
The present invention prevents malfunctions caused by waveform distortion of signals on the transmission line by disabling the receiving operation of the terminal except during the period when the terminal needs to receive the transmitted signal from the main operation unit. It is an object of the present invention to provide a time division multiplex transmission system that enables the transmission of multiple data.

〔発明の開示〕[Disclosure of the invention]

(構成) 本発明では、第4図に示すように、各端末器2
に対して、主操作部1から送信された全ての端末
器2への送信信号を受信して送信信号のフオーマ
ツトが規定の形式に一致するか否かを判定するデ
ータフオーマツト判定部4と、送信信号のフオー
マツトが規定の形式に一致したと判定されたとき
に返信帯域信号が送出されている期間と負荷制御
部17を作動させる時点を含み次の送信信号の送
出が開始される前までに設定された所定の期間と
に対応したゲート信号を出力するゲート信号作成
部18と、ゲート信号の出力期間に送信信号の受
信動作を遮断するゲート回路5とを設けている。
また、主操作部1から伝送線3を通して伝送され
た送信信号を端末器2を接続した他の伝送線に対
して送出できるように、送信信号を中継する機能
を有した中継機能回路部19を付加している。中
継機能回路部19では、ゲート回路5の出力より
送信信号を再生し再生された送信信号を別の伝送
線に送出するのである。これによつて、送信信号
の波形歪を除去した信号を他の端末器2に伝送で
きるわけである。
(Configuration) In the present invention, as shown in FIG.
, a data format determination unit 4 that receives transmission signals sent from the main operation unit 1 to all terminal devices 2 and determines whether the format of the transmission signals matches a prescribed format; including the period during which the reply band signal is being sent when it is determined that the format of the transmitted signal matches the specified format, and the time when the load control unit 17 is activated, before the transmission of the next transmitted signal is started. A gate signal generating section 18 that outputs a gate signal corresponding to a set predetermined period and a gate circuit 5 that interrupts the reception operation of the transmission signal during the output period of the gate signal are provided.
In addition, a relay function circuit section 19 having a function of relaying the transmission signal is provided so that the transmission signal transmitted from the main operation section 1 through the transmission line 3 can be sent to another transmission line connected to the terminal device 2. It is added. The relay function circuit section 19 regenerates the transmission signal from the output of the gate circuit 5 and sends the regenerated transmission signal to another transmission line. Thereby, the signal from which the waveform distortion of the transmission signal has been removed can be transmitted to the other terminal device 2.

ところで、ゲート信号は、第3図aに示すよう
な返信信号の送出期間帯である返信帯域信号に対
応して出力されるフオーマツト信号と、同図bに
示すような負荷制御部17を作動させる時点を含
むように設定されたスタートゲート信号とからな
り、両信号をノアゲート6でまとめてアンドゲー
ト7に入力することにより、この両ゲート6,7
で構成されたゲート回路5は上記両信号よりなる
ゲート信号が存在しないときにのみ伝送線3上の
信号の入力を行うようにしてある。さらに第4図
実施例において8は伝送信号入力部であつて、伝
送線3上の信号を入力し、その信号の変化点を検
出した変化点検出信号を出力するようにしてあ
り、伝送信号入力部8の出力はゲート回路5のア
ンドゲート7を介して後述の端末回路部16に入
力される。データフオーマツト判定部4は前述の
ように送信データのフオーマツトが予め定められ
た第2図bのようなフオーマツトと一致するか否
かを判定する他、チエツクサム、パリテイチエツ
ク等を行うものである。ゲート信号作成部18
は、3個のRSフリツプフロツプ9,10,11
とカウンタ12、アンドゲート13により構成さ
れ、このゲート信号作成部18出力のフオーマツ
ト信号とスタートゲート信号とをゲート回路5の
ノアゲート6に入力してある。14は中継機能用
のTフリツプフロツプであり、このQ出力が中継
用のドライバ15を介して伝送線3に出力され
る。16は端末回路部であつて、端末器2として
の主要回路部分であり、アドレス一致の検出によ
る自己の呼び出しの検出、制御データの認識及び
その認識内容による負荷制御部の駆動を行うとと
もに監視入力等による返信データの作成送出を行
うものである。
By the way, the gate signal operates the format signal outputted corresponding to the reply band signal which is the sending period of the reply signal as shown in FIG. 3a, and the load control section 17 as shown in FIG. 3b. and a start gate signal set to include the point in time, and by inputting both signals together to the NOR gate 6 and the AND gate 7, both gates 6, 7
The gate circuit 5 configured as shown in FIG. Furthermore, in the embodiment shown in FIG. 4, reference numeral 8 denotes a transmission signal input section which inputs the signal on the transmission line 3 and outputs a change point detection signal obtained by detecting a change point of the signal. The output of section 8 is inputted to terminal circuit section 16, which will be described later, via AND gate 7 of gate circuit 5. The data format determination section 4 determines whether the format of the transmitted data matches the predetermined format shown in FIG. 2b as described above, and also performs a checksum, parity check, etc. . Gate signal creation section 18
is three RS flip-flops 9, 10, 11
, a counter 12 , and an AND gate 13 , and the format signal and start gate signal output from this gate signal generator 18 are input to the NOR gate 6 of the gate circuit 5 . 14 is a T flip-flop for relay function, and its Q output is output to the transmission line 3 via a driver 15 for relay. Reference numeral 16 denotes a terminal circuit section, which is the main circuit section of the terminal device 2, which detects its own call by detecting address matching, recognizes control data, drives the load control section based on the recognized contents, and also provides monitoring input. etc. to create and send reply data.

(動作) 第5図は第4図回路のタイムチヤーを示し、波
形歪を有する第5図aのような伝送線3上伝送信
号を伝送信号入力部8に入力すると、同図bのよ
うな変化点検出信号が出力され、ゲート回路5の
アンドゲート7は最初オープンされているため、
上記変化点検出信号はデータフオーマツト判定部
4及びカウンタ12のリセツト端に入力される。
データフオーマツト判定部4は前述の動作により
同図cのようなフオーマツト一致信号が出力さ
れ、このフオーマツト一致信号によりRSフリツ
プフロツプ9がセツトされるものであり、この
RSフリツプフロツプ9の同図dのようなQ出力
がフオーマツト信号としてゲート回路5のノアゲ
ート6の一方の入力端に入力され、アンドゲート
7が閉じられる。同図eのような基本クロツクを
カウントしているカウンタ12は、上述のように
アンドゲート7が閉じられてこのアンドゲート7
から変化点検出信号が出力されず従つてリセツト
端に入力が生じないため、カウント動作を続け、
その出力端QA,QB,QCに同図f,g,hに示す
ような出力を生じるものであり、出力端QCに同
図hのような信号が生じた時点で、RSフリツプ
フロツプ9にリセツト信号が入力して同図dのよ
うにフオーマツト信号が立下がり、一旦アンドゲ
ート7が開かれる。また上記カウンタ12の出力
端QCに出力を生じた時点で同図iのようにこの
QC出力により第2のRSフリツプフロツプ10が
セツトされる。次に上述のようにしてアンドゲー
ト7が一旦開かれた後、アンドゲート7の出力端
に返信帯域信号の立下りに対応する変化点検出信
号が出力され、これによりカウンタ12が一旦リ
セツトされた後、再びカウント動作を開始する。
かくて第2のRSフリツプフロツプ10がセツト
された後において、カウンタ12のQA出力が同
図fのように生じると、アンドゲート13に出力
が生じてこれにより第3のRSフリツプフロツプ
11がセツトされ、同図jに示すスタートゲート
信号が立上り、再びアンドゲート7が閉じられる
ことになるものであり、この後カウンタ12の
QB出力が生じると、このQB出力により第2、第
3のRSフリツプフロツプ10,11がリセツト
され、同図jのようにスタートゲート信号が立下
がるものである。このように同図dのフオーマツ
ト信号及び同図jのスタートゲート信号が入力す
るノアゲート6の出力端には同図kのような出力
を生じ、アンドゲート7の出力端には同図lのよ
うな波形歪による変化点検出信号を除去した信号
出力が得られるものである。また中継機能回路部
19においては、同図lに示すような波形歪によ
る成分を除去した変化点検出信号をTフリツプフ
ロツプ14に入力することにより、このTフリツ
プフロツプ14のQ出力端には同図mに示すよう
な歪波形を除去した送信信号が再生され、これを
ドライバ15に入力することにより再生された送
信信号が元の伝送線3とは別途に設けられ端末器
2が接続された伝送線3上に送出されることにな
る。
(Operation) Fig. 5 shows the time chart of the circuit shown in Fig. 4. When a transmission signal on the transmission line 3 as shown in Fig. 5a, which has waveform distortion, is input to the transmission signal input section 8, a change as shown in Fig. 5b occurs. Since the point detection signal is output and the AND gate 7 of the gate circuit 5 is initially open,
The change point detection signal is input to the data format determination section 4 and the reset terminal of the counter 12.
The data format determining section 4 outputs a format match signal as shown in FIG.
The Q output of the RS flip-flop 9 as shown in FIG. 4D is input as a format signal to one input terminal of the NOR gate 6 of the gate circuit 5, and the AND gate 7 is closed. The counter 12 that counts the basic clock as shown in FIG.
Since no change point detection signal is output from , and therefore no input is generated at the reset end, the counting operation continues.
The output terminals Q A , Q B , and Q C generate outputs as shown in f, g, and h in the figure, and when the signal shown in h in the figure appears at the output terminal Q C , the RS flip-flop A reset signal is input to 9, the format signal falls as shown in d of the same figure, and the AND gate 7 is once opened. In addition, when an output is generated at the output terminal QC of the counter 12, this occurs as shown in the figure i.
The second RS flip-flop 10 is set by the QC output. Next, after the AND gate 7 is once opened as described above, a change point detection signal corresponding to the fall of the response band signal is outputted to the output terminal of the AND gate 7, and the counter 12 is thereby reset once. After that, the counting operation starts again.
After the second RS flip-flop 10 is thus set, when the Q A output of the counter 12 is generated as shown in FIG. , the start gate signal shown in j of the same figure rises, and the AND gate 7 is closed again.
When the Q B output is generated, the second and third RS flip-flops 10 and 11 are reset by the Q B output, and the start gate signal falls as shown in j of the figure. In this way, the output terminal of the NOR gate 6 to which the format signal d in the same figure and the start gate signal shown in the figure j are input produces an output as shown in the figure k, and the output terminal of the AND gate 7 produces an output as shown in the figure l. A signal output is obtained from which a change point detection signal due to waveform distortion is removed. In addition, in the relay function circuit section 19, by inputting a change point detection signal from which components due to waveform distortion have been removed as shown in FIG. The transmission signal from which the distorted waveform has been removed is regenerated, and the regenerated transmission signal is input to the driver 15, and the regenerated transmission signal is transmitted to the transmission line which is provided separately from the original transmission line 3 and to which the terminal device 2 is connected. 3 will be sent on top.

〔発明の効果〕〔Effect of the invention〕

上述のように、第1発明にあつては、主操作部
から送信された全ての端末器への送信信号を受信
して送信信号のフオーマツトが規定の形式に一致
するか否かを判定するデータフオーマツト判定部
と、送信信号のフオーマツトが規定の形式に一致
したと判定されたときに返信帯域信号が送出され
ている期間と負荷制御部を作動させる時点を含み
次の送信信号の送出が開始される前までに設定さ
れた所定の期間とに対応したゲート信号を出力す
るゲート信号作成部と、ゲート信号の出力期間に
送信信号の受信動作を遮断するゲート回路とを、
端末器に設けているので、送信信号がどの端末器
を指定するものであるかにはかかわらず、全ての
端末器は返信信号の送出時間帯である返信帯域信
号が送出されている期間、及び負荷制御部を作動
させる時点を含む所定の期間には受信動作を不動
作にするることになり、伝送線上の波形歪を受信
することが防止されるのであつて、誤動作や不動
作の発生率を大巾に低減させることができるとい
う効果を有する。しかも、このような動作を比較
的簡単な構成で実現できるのである。
As described above, in the first invention, the data for receiving the transmission signals sent from the main operation unit to all the terminals and determining whether the format of the transmission signals matches a prescribed format or not. When the format determination section determines that the format of the transmission signal matches the specified format, the transmission of the next transmission signal starts, including the period during which the reply band signal is being sent and the time when the load control section is activated. a gate signal generation unit that outputs a gate signal corresponding to a predetermined period set before the gate signal is output, and a gate circuit that blocks the reception operation of the transmission signal during the output period of the gate signal.
Since it is provided in the terminal device, regardless of which terminal device the transmission signal specifies, all terminal devices can transmit the response signal during the period during which the reply band signal is being sent, which is the sending time period of the reply signal, and The reception operation is disabled during a predetermined period including the time when the load control unit is activated, which prevents waveform distortion on the transmission line from being received and reduces the incidence of malfunctions and non-operations. This has the effect of significantly reducing the Moreover, such an operation can be realized with a relatively simple configuration.

また、第2発明にあつては、第1発明の構成に
加えて、ゲート回路の出力より送信信号を再生し
上記伝送線とは別途に設けられ他の端末器が接続
されている伝送線に対して再生された送信信号を
送出する中継機能回路を備えているから、あらゆ
る端末器における返信信号送出時や負荷制御部駆
動時の波形歪を完全に除去した再生送信信号を送
出することができ、送信信号の再生が極く簡単な
回路で実現できるようになる効果を有し、特に上
記第1発明の効果を併せて、端末器に送信信号中
継の機能を持たせることが極く容易にできるよう
になり、システムの簡易化、安価化が得られる効
果を有するものである。
Further, in the second invention, in addition to the configuration of the first invention, the transmission signal is regenerated from the output of the gate circuit and connected to a transmission line provided separately from the above transmission line and connected to another terminal. Since it is equipped with a relay function circuit that sends out a regenerated transmission signal, it is possible to send out a regenerated transmission signal that completely eliminates waveform distortion when sending a reply signal in any terminal device or when driving a load controller. , it has the effect that the reproduction of the transmitted signal can be realized with an extremely simple circuit, and in particular, when combined with the effect of the first invention, it is extremely easy to provide the terminal with the function of transmitting signal relay. This has the effect of simplifying the system and reducing costs.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は一般的な時分割多重伝送システムの概
略構成を示すブロツク図、第2図は同上の動作説
明図、第3図は本発明一実施列のゲート信号の波
形図、第4図は同上の実施例回路の要部ブロツク
図、第5図は第4図回路の動作説明図であり、1
は主操作部、2は端末器、3は伝送線、4はデー
タフオーマツト判定部、5はゲート回路、14は
Tフリツプフロツプ、15はドライバ、16は端
末回路部、17は負荷制御部、18はゲート信号
作成部、19は中継機能回路部である。
Fig. 1 is a block diagram showing the schematic configuration of a general time division multiplex transmission system, Fig. 2 is an explanatory diagram of the same operation as above, Fig. 3 is a waveform diagram of a gate signal in one embodiment of the present invention, and Fig. 4 is FIG. 5 is a block diagram of the main part of the same embodiment circuit as above, and FIG. 5 is an explanatory diagram of the operation of the circuit shown in FIG.
1 is a main operation section, 2 is a terminal device, 3 is a transmission line, 4 is a data format determination section, 5 is a gate circuit, 14 is a T flip-flop, 15 is a driver, 16 is a terminal circuit section, 17 is a load control section, 18 1 is a gate signal generation section, and 19 is a relay function circuit section.

Claims (1)

【特許請求の範囲】 1 主操作部と複数の端末器とを伝送線を介して
接続し、主操作部は各端末器に対して送信信号を
時分割多重伝送し、各端末器は送信信号を受信し
た後に各端末器に接続されたリレーのような負荷
制御部を介して外部負荷を制御するシステムであ
つて、送信信号は、各端末器を個別に指定すると
ともに負荷制御部への制御内容を指定するデータ
信号と、端末器から主操作部への返信信号の送出
時間帯である返信帯域信号とを含む電圧パルス信
号とされた時分割多重伝送システムにおいて、各
端末器は、主操作部から返信された全ての端末器
への送信信号を受信して送信信号のフオーマツト
が規定の形式に一致するか否かを判定するデータ
フオーマツト判定部と、送信信号のフオーマツト
が規定の形式に一致したと判定されたときに返信
帯域信号が送出されている期間と負荷制御部を作
動させる時点を含み次の送信信号の送出が開始さ
れる前までに設定された所定の期間とに対応した
ゲート信号を出力するゲート信号作成部と、ゲー
ト信号の出力期間に送信信号の受信動作を遮断す
るゲート回路とを備えて成る時分割多重伝送シス
テム。 2 主操作部と複数の端末器とを伝送線を介して
接続し、主操作部は各端末器に対して送信信号を
時分割多重伝送し、各端末器は送信信号を受信し
た後に各端末器に接続されたリレーのような負荷
制御部を介して外部負荷を制御するシステムであ
つて、送信信号は、各端末器を個別に指定すると
ともに負荷制御部への制御内容を指定するデータ
信号と、端末器から主操作部への返信信号の送出
時間帯である返信帯域信号とを含む電圧パルス信
号とされた時分割多重伝送システムにおいて、各
端末器は、主操作部から送信された全ての端末器
への送信信号を受信して送信信号のフオーマツト
が規定の形式に一致するか否かを判定するデータ
フオーマツト判定部と、送信信号のフオーマツト
が規定の形式に一致したと判定されたときに返信
帯域信号が送出されている期間と負荷制御部を作
動させる時点を含み次の送信信号の送出が開始さ
れる前までに設定された所定の期間とに対応した
ゲート信号を出力するゲート信号作成部と、ゲー
ト信号の出力期間に送信信号の受信動作を遮断す
るゲート回路と、ゲート回路の出力より送信信号
を再生し上記伝送線とは別途に設けられ他の端末
器が接続されている伝送線に対して再生された送
信信号を送出する中継機能回路部とを備えて成る
時分割多重伝送システム。
[Claims] 1. A main operation section and a plurality of terminal devices are connected via a transmission line, and the main operation section transmits a transmission signal to each terminal device in a time division multiplex manner, and each terminal device receives a transmission signal. This is a system that controls an external load through a load control unit such as a relay connected to each terminal after receiving the signal, and the transmission signal specifies each terminal individually and also controls the load control unit. In a time-division multiplex transmission system in which a voltage pulse signal is used as a voltage pulse signal including a data signal that specifies the content and a reply band signal that is the transmission time period of the reply signal from the terminal device to the main operation section, each terminal device is connected to the main operation section. a data format determination unit that receives transmission signals sent back from the terminal unit to all terminal devices and determines whether the format of the transmission signals matches a specified format; corresponds to the period during which the reply band signal is being sent when it is determined that they match, and the predetermined period that is set before the start of sending the next transmission signal, including the time when the load control unit is activated. A time division multiplex transmission system comprising: a gate signal generation unit that outputs a gate signal; and a gate circuit that blocks reception of a transmission signal during the output period of the gate signal. 2 Connect the main operation unit and multiple terminals via transmission lines, the main operation unit time-division multiplex transmits the transmission signal to each terminal, and each terminal transmits the transmission signal to each terminal after receiving the transmission signal. This is a system that controls an external load through a load control unit such as a relay connected to a terminal device, and the transmission signal is a data signal that individually specifies each terminal device and specifies the control content for the load control unit. In a time-division multiplex transmission system, each terminal transmits all signals sent from the main operation unit in a time-division multiplex transmission system in which the voltage pulse signal includes a data format determination unit that receives a transmission signal to a terminal device and determines whether the format of the transmission signal matches a specified format; A gate that outputs a gate signal corresponding to a period during which a reply band signal is being transmitted and a predetermined period that is set before the transmission of the next transmission signal starts, including the time when the load control unit is activated. A signal generating section, a gate circuit that interrupts the reception operation of the transmitted signal during the output period of the gate signal, and a gate circuit that regenerates the transmitted signal from the output of the gate circuit and is provided separately from the transmission line and connected to another terminal device. A time division multiplex transmission system comprising a relay function circuit unit that sends a regenerated transmission signal to a transmission line.
JP1411883A 1983-01-31 1983-01-31 Time-division multiplex transmission system Granted JPS59140748A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1411883A JPS59140748A (en) 1983-01-31 1983-01-31 Time-division multiplex transmission system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1411883A JPS59140748A (en) 1983-01-31 1983-01-31 Time-division multiplex transmission system

Publications (2)

Publication Number Publication Date
JPS59140748A JPS59140748A (en) 1984-08-13
JPH0322740B2 true JPH0322740B2 (en) 1991-03-27

Family

ID=11852200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1411883A Granted JPS59140748A (en) 1983-01-31 1983-01-31 Time-division multiplex transmission system

Country Status (1)

Country Link
JP (1) JPS59140748A (en)

Also Published As

Publication number Publication date
JPS59140748A (en) 1984-08-13

Similar Documents

Publication Publication Date Title
JPS60117942A (en) Input/output multiplexer/demultiplexer communication channel
JPH0322740B2 (en)
JPH0129893Y2 (en)
JPS61205049A (en) Remote supervisory and controlling equipment
JPH062361Y2 (en) Balanced transmission device
JP2556082B2 (en) Car phone equipment
JPH04855Y2 (en)
JP3338613B2 (en) Line terminal equipment
JPH11284551A (en) Method for unidirectional communication from multiple transmitters to a single receiver
JPH0653974A (en) Bus controller
JPS6340921Y2 (en)
JPS6218103B2 (en)
JPS6394394A (en) Controller for master slave type vending machine
JPS6322679B2 (en)
JPS62178042A (en) Digital data transmission network terminal
JPH0231906B2 (en)
JPS63202154A (en) Serial communication system
JPS61230547A (en) Adaptor of network control unit for data transmission
JPH063906B2 (en) Address setting method for terminals of time division multiplex transmission equipment
JPS60119069U (en) Elevator failure notification device
JPH0145279B2 (en)
JPS62243439A (en) Synchronous signal generator
JPH03117149A (en) Channel panel data transmission control system
JPS6012848A (en) Method for sending call signal
JPH0548674A (en) Data communication device