JPH03228162A - ユニット番号設定方式 - Google Patents
ユニット番号設定方式Info
- Publication number
- JPH03228162A JPH03228162A JP2373990A JP2373990A JPH03228162A JP H03228162 A JPH03228162 A JP H03228162A JP 2373990 A JP2373990 A JP 2373990A JP 2373990 A JP2373990 A JP 2373990A JP H03228162 A JPH03228162 A JP H03228162A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- unit number
- register
- address
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は、バスに接続された複数のユニットそれぞれ
に対し、ユニット番号の設定、あるいは変更を適宜行う
ためのユニット番号設定方式に関するものである。
に対し、ユニット番号の設定、あるいは変更を適宜行う
ためのユニット番号設定方式に関するものである。
[従来の技術1
第2図は一般的なコンピュータシステムのハードウェア
環境を示すブロック図であり、第3図は例えば特開昭6
2−226255号公報に示された従来のユニット番号
設定方式を実現するユニットの構成を示すブロック図で
ある。
環境を示すブロック図であり、第3図は例えば特開昭6
2−226255号公報に示された従来のユニット番号
設定方式を実現するユニットの構成を示すブロック図で
ある。
この第2図に示されたハードウェア環境は、入出カプロ
セッサlOOと、入出カプロセッサlOOの制御のもと
に、周辺装置であるカード読取装置210、磁気テープ
装置310、ラインプリンタ410、磁気ディスク装置
510およびデイスプレィ端末610をそれぞれが制御
するユニットとして、5つのデバイスアダプタ200.
300.400.500および600とがバス1000
に接続されている。これら各デバイスアダプタ200〜
600は、コンピュータシステム構成ごとに、スロット
と呼称される所定位置に実装される。 次に第3図にお
いて(ここではユニットとしてデバイスアダプタ500
について示す)、1は、4つのレベルラインが、スロッ
トの外部端子を固定的に開放または接地することにより
、高電位(+5ボルト)または低電位(Oボルト)に設
定できるように構成され、これら4つのレベルラインの
電位で表現可能な16個のスロット番号SNのうちの1
つを生成するスロット番号没、υ月路、2は、バス制御
回路14が発生するアドレスモード信号AMDが°°O
”のときはスロット番号it回路1が生成するスロット
番号を選択し、アドレスモード信号AMDが“°1°゛
のときはレジスタ5が保持するユニット番号UNをそれ
ぞれ選択するセレクタ、3はレジスタ5およびレジスタ
群8内レジスタの内容のうち、ユニット制御回路15が
発生するレジスタ選択信号REGに応答していずれか1
つを選択し、レジスタバッファlOに読み出すセレクタ
、4は前記セレクタ2で選択されたスロット番号SN、
あるいはレジスタバッファ9の保持内容とを比較して、
両者が一致するとプレゼンス信号PRSを発生(論理゛
°1°゛に)する比較器、5はバス動作がユニット番号
設定動作であるときにバス制御回路14によって活性化
される制御信号CNAと書込信号WRTに応答してレジ
スタバッファ9の保持内容(この場合にはユニット番号
UN)が書き込まれるレジスタ、6は、制御信号CNB
とユニット制御回路15が発生する書込信号WRTとに
応答してレジスタバッファ9の保持内容が書き込まれる
レジスタ、7は前記レジスタ6の保持内容を解読してそ
れがレジスタ群8のうちにいずれのレジスタを指すかを
指摘するデコーダ、8は前記レジスタ6と同様に、レジ
スタバッファ9の保持内容が書き込まれるレジスタ群、
9.IOはバス1000内のアドレス・データ線110
0に、11および12はバス1000内のコントロール
線1200に、13はバス1000内のプレゼンス線1
300に、それぞれ接続されて、バス1000とデバイ
スアダプタ500との信号の授受時に信号を保持するレ
ジスタバッファ、14は前記レジスタバッファ11から
の制御入力信号MDIと、ユニット制御回路15からの
制御信号CNLIおよび前記比較器4からのプレゼンス
信号PR3に応答して、前記セレクタ2にアドレスモー
ド信号AMD、ユニット制御回路15および前記レジス
タ6に制御信号CNB、前記レジスタバッファ13にイ
ネーブル信号ANS (ユニット接続確認のためのバス
動作時のみ)および前記レジスタバッファ12に制御出
力信号MDOをそれぞれ出力することにより、バスi
ooo上の各信号に対してデバイスアダプタ500を動
作させるバス制御回路であり、制御入力信号MDIがバ
ス動作の開始を指示するものであるときに限り、このバ
ス制御回路14はプレゼンス信号PRSを有効視する。
セッサlOOと、入出カプロセッサlOOの制御のもと
に、周辺装置であるカード読取装置210、磁気テープ
装置310、ラインプリンタ410、磁気ディスク装置
510およびデイスプレィ端末610をそれぞれが制御
するユニットとして、5つのデバイスアダプタ200.
300.400.500および600とがバス1000
に接続されている。これら各デバイスアダプタ200〜
600は、コンピュータシステム構成ごとに、スロット
と呼称される所定位置に実装される。 次に第3図にお
いて(ここではユニットとしてデバイスアダプタ500
について示す)、1は、4つのレベルラインが、スロッ
トの外部端子を固定的に開放または接地することにより
、高電位(+5ボルト)または低電位(Oボルト)に設
定できるように構成され、これら4つのレベルラインの
電位で表現可能な16個のスロット番号SNのうちの1
つを生成するスロット番号没、υ月路、2は、バス制御
回路14が発生するアドレスモード信号AMDが°°O
”のときはスロット番号it回路1が生成するスロット
番号を選択し、アドレスモード信号AMDが“°1°゛
のときはレジスタ5が保持するユニット番号UNをそれ
ぞれ選択するセレクタ、3はレジスタ5およびレジスタ
群8内レジスタの内容のうち、ユニット制御回路15が
発生するレジスタ選択信号REGに応答していずれか1
つを選択し、レジスタバッファlOに読み出すセレクタ
、4は前記セレクタ2で選択されたスロット番号SN、
あるいはレジスタバッファ9の保持内容とを比較して、
両者が一致するとプレゼンス信号PRSを発生(論理゛
°1°゛に)する比較器、5はバス動作がユニット番号
設定動作であるときにバス制御回路14によって活性化
される制御信号CNAと書込信号WRTに応答してレジ
スタバッファ9の保持内容(この場合にはユニット番号
UN)が書き込まれるレジスタ、6は、制御信号CNB
とユニット制御回路15が発生する書込信号WRTとに
応答してレジスタバッファ9の保持内容が書き込まれる
レジスタ、7は前記レジスタ6の保持内容を解読してそ
れがレジスタ群8のうちにいずれのレジスタを指すかを
指摘するデコーダ、8は前記レジスタ6と同様に、レジ
スタバッファ9の保持内容が書き込まれるレジスタ群、
9.IOはバス1000内のアドレス・データ線110
0に、11および12はバス1000内のコントロール
線1200に、13はバス1000内のプレゼンス線1
300に、それぞれ接続されて、バス1000とデバイ
スアダプタ500との信号の授受時に信号を保持するレ
ジスタバッファ、14は前記レジスタバッファ11から
の制御入力信号MDIと、ユニット制御回路15からの
制御信号CNLIおよび前記比較器4からのプレゼンス
信号PR3に応答して、前記セレクタ2にアドレスモー
ド信号AMD、ユニット制御回路15および前記レジス
タ6に制御信号CNB、前記レジスタバッファ13にイ
ネーブル信号ANS (ユニット接続確認のためのバス
動作時のみ)および前記レジスタバッファ12に制御出
力信号MDOをそれぞれ出力することにより、バスi
ooo上の各信号に対してデバイスアダプタ500を動
作させるバス制御回路であり、制御入力信号MDIがバ
ス動作の開始を指示するものであるときに限り、このバ
ス制御回路14はプレゼンス信号PRSを有効視する。
15は制御信号CNBおよび前記レジスタ6の保持内容
に応答して制御信号CNU、書込信号WRTおよびレジ
スタ選択信号REGを発生しながら当該ユニット(ここ
ではデバイスアダプタ500)を制御するユニット制御
回路である。
に応答して制御信号CNU、書込信号WRTおよびレジ
スタ選択信号REGを発生しながら当該ユニット(ここ
ではデバイスアダプタ500)を制御するユニット制御
回路である。
次に動作について説明する。
まず、デバイスアダプタ500をスロット番号「4」の
スロットに実施すると、アドレスモード信号AMDは当
初は“0”に設定されているため、セレクタ2はスロッ
ト番号SN (=4)を選択する。したがって、アドレ
ス・データ線1100上のユニットアドレスがr4Jで
あれば、比較器4はプレゼンス信号PRSを発生し、本
デバイスアダプタ500はアドレス・データ線1100
およびコントロール線1200上の信号に応答して動作
するようになる。
スロットに実施すると、アドレスモード信号AMDは当
初は“0”に設定されているため、セレクタ2はスロッ
ト番号SN (=4)を選択する。したがって、アドレ
ス・データ線1100上のユニットアドレスがr4Jで
あれば、比較器4はプレゼンス信号PRSを発生し、本
デバイスアダプタ500はアドレス・データ線1100
およびコントロール線1200上の信号に応答して動作
するようになる。
いま、入出カプロセッサ100がスロット「4」へのユ
ニット実装有無をチエツクしたいときには、この旨を指
示しかつアドレスモード信号AMDは“0”のまSとす
るような制御入力信号MDIをコントロール線を介して
出力し、またアドレス・データ線1100上のユニット
番号指定ビットに「4」を出力する。
ニット実装有無をチエツクしたいときには、この旨を指
示しかつアドレスモード信号AMDは“0”のまSとす
るような制御入力信号MDIをコントロール線を介して
出力し、またアドレス・データ線1100上のユニット
番号指定ビットに「4」を出力する。
このセレクタ2はスロット番号SNを選んでいるため、
デバイスアダプタ500のみの比較器4がプレゼンス信
号PR5を発生する。このため、デバイスアダプタ50
0のみのバス制御回路14が、制御入力信号MDIに応
答してイネーブル信号ANSを発生し、プレゼンス信号
PR3をレジスタバッファ13を介してプレゼンス49
1300に出力する。入出カプロセッサ100は適当な
タイミングでプレゼンス線1300をチエツクし、プレ
ゼンス信号PRSを検出することによりスロット番号「
4」のスロットにユニットが実装されていることを確認
できることになる。
デバイスアダプタ500のみの比較器4がプレゼンス信
号PR5を発生する。このため、デバイスアダプタ50
0のみのバス制御回路14が、制御入力信号MDIに応
答してイネーブル信号ANSを発生し、プレゼンス信号
PR3をレジスタバッファ13を介してプレゼンス49
1300に出力する。入出カプロセッサ100は適当な
タイミングでプレゼンス線1300をチエツクし、プレ
ゼンス信号PRSを検出することによりスロット番号「
4」のスロットにユニットが実装されていることを確認
できることになる。
次にデバイスアダプタ500をスロット番号「4」のス
ロットに実装したま\でスロット番号と異なる番号、た
とえば「6」のユニットとして動作させたいときの動作
を説明する。
ロットに実装したま\でスロット番号と異なる番号、た
とえば「6」のユニットとして動作させたいときの動作
を説明する。
人出カプロセッサ100はアドレス・データ線1100
上のユニット番号指定ビットに「4」、他のビットにレ
ジスタ5を指定するためのデータとユニット番号として
の「6」とを出力する。バスマスタ(この場合には入出
カプロセッサ100)がコントロール線1200に出力
する制御人力信号MDIは、アドレスモード信号AMD
を“°0°゛のま\としているため、アドレス・データ
線1100上の上述の各データは、ユニット制御回路1
5が発生する書込信号WRTに応答してレジスタ6と5
に書き込まれる。
上のユニット番号指定ビットに「4」、他のビットにレ
ジスタ5を指定するためのデータとユニット番号として
の「6」とを出力する。バスマスタ(この場合には入出
カプロセッサ100)がコントロール線1200に出力
する制御人力信号MDIは、アドレスモード信号AMD
を“°0°゛のま\としているため、アドレス・データ
線1100上の上述の各データは、ユニット制御回路1
5が発生する書込信号WRTに応答してレジスタ6と5
に書き込まれる。
この後以降で、入出カプロセッサ100がスロット「4
」のユニットに対してユニット番号UNによりバス動作
を行う場合にはアドレスモード信号AMDを“1°°に
切り替えるような制御入力信号MDIを出力する。この
結果、セレクタ2はレジスタ5に書き込まれたユニット
番号UN (=6)を選択するので、デバイスアダプタ
500はユニット番号が「6」のユニットとして動作す
るようになる。
」のユニットに対してユニット番号UNによりバス動作
を行う場合にはアドレスモード信号AMDを“1°°に
切り替えるような制御入力信号MDIを出力する。この
結果、セレクタ2はレジスタ5に書き込まれたユニット
番号UN (=6)を選択するので、デバイスアダプタ
500はユニット番号が「6」のユニットとして動作す
るようになる。
〔発明が解決しようとする課題]
従来のユニット番号設定方式は以上のように構成されて
いるので、1つのユニットで一義的に割付けるべきユニ
ット番号を複数個持っているため、該ユニットのハード
ウェア量が増大し、また、バスにユニット番号を選択す
るコントロール信号が必要で、このコントロール信号や
当該ユニット内のユニット番号設定回路に障害が発生す
ると、通信ができないなどの課題があった。
いるので、1つのユニットで一義的に割付けるべきユニ
ット番号を複数個持っているため、該ユニットのハード
ウェア量が増大し、また、バスにユニット番号を選択す
るコントロール信号が必要で、このコントロール信号や
当該ユニット内のユニット番号設定回路に障害が発生す
ると、通信ができないなどの課題があった。
この発明は上2のような課題を解消するためになされた
もので、少ないハードウェア量で構成し、かつ当該ユニ
ットを示すユニット番号の設定、あるいは変更を容易に
行えるユニット番号設定方式を得ることを目的としてい
る。
もので、少ないハードウェア量で構成し、かつ当該ユニ
ットを示すユニット番号の設定、あるいは変更を容易に
行えるユニット番号設定方式を得ることを目的としてい
る。
〔課題を解決するための手段〕
この発明に係るユニット番号設定方式は、ユニット立ち
上げ時のみ、それぞれ実装されているスロットの固有の
スロット番号をアドレスとして最初のユニット番号を送
信し、この最初のユニット番号をレジスタに格納するこ
とでユニット番号の設定を行い、以後、このユニット番
号をアドレスとして通信を行うとともに、変更要求があ
れば、レジスタに保持されているユニット番号をアドレ
スとして新たなユニット番号を送信し、この新たなユニ
ット番号をレジスタに保持させることでユニット番号の
変更を行うようにしたものである。
上げ時のみ、それぞれ実装されているスロットの固有の
スロット番号をアドレスとして最初のユニット番号を送
信し、この最初のユニット番号をレジスタに格納するこ
とでユニット番号の設定を行い、以後、このユニット番
号をアドレスとして通信を行うとともに、変更要求があ
れば、レジスタに保持されているユニット番号をアドレ
スとして新たなユニット番号を送信し、この新たなユニ
ット番号をレジスタに保持させることでユニット番号の
変更を行うようにしたものである。
[作用]
この発明におけるユニット番号設定方式は、立ち上げ時
のユニット番号を当該ユニットが実装されているスロッ
トごとに固定されているスロット番号として通信を行い
、最初のユニット番号を設定した以後は、新たに任意の
ユニット番号が送信される毎に、該ユニット番号を当該
ユニットの現在のユニット番号として1つのレジスタに
格納(内容を書換える)ことにより、ユニット番号の変
更を容易に行う。
のユニット番号を当該ユニットが実装されているスロッ
トごとに固定されているスロット番号として通信を行い
、最初のユニット番号を設定した以後は、新たに任意の
ユニット番号が送信される毎に、該ユニット番号を当該
ユニットの現在のユニット番号として1つのレジスタに
格納(内容を書換える)ことにより、ユニット番号の変
更を容易に行う。
[発明の実施例]
以下、この発明の一実施例を図について説明する。
第1図はこの発明の一実施例によるユニット番号設定方
式を実現するユニットの構成を示すブロック図であり、
図において、1はユニットの実装位置ごとに固有のスロ
ット番号SNを生成するスロット番号設定回路、2は受
信アドレスデコード部20から出力される制御信号CN
に従って、前記スロット番号設定回路lで生成されたス
ロツト番号SN(ユニット番号に相当)か、あるいはレ
ジスタ5に保持されているユニット番号UNのいずれか
を選択し、当該ユニットのユニット番号としてアドレス
モード信号AMDを出力するセレクタ、4は前記セレク
タ2から選択出力されたアドレスモード信号AMD (
ユニット番号に相当)と、レジスタバッファ9に格納さ
れている受信データの示す送信先ユニット番号とと、比
較し、致したときにプレゼンス信号PR3を発生(理論
” 1 ”に)する比較器、5は当該ユニットの最新の
ユニット番号UNだけ保持するレジスタ、9はバスl
000を介して受信した受信データを一旦格納するレジ
スタバッファ、10は当該ユニットから送信する送信デ
ータを一旦格納しておくレジスタバッファ、20はデー
タを受信する毎に現在のユニット番号を選択するように
セレクタ2に制御信号CNを出力するとともに、当該ユ
ニットに対する受信データ(比較器4から出力されるプ
レゼンス信号PR3を検出することで認識する)の指示
内容を解読し、該指示内容に従って前記レジスタ5に書
込信号WRTを出力する受信アドレスデコード部、21
は当該ユニットの現在にユニット番号を付加しくプレゼ
ンス信号PRSを検出することで)送信データを生成し
、該生成された送信データをレジスタバッファ10に出
力する送信データ生成部、22は前記比較器4から出力
されたプレゼンス信号PR3を検出して、前記レジスタ
バッファ9に一旦格納されている受信データを人力し、
受信処理を実行する受信データ処理部である。
式を実現するユニットの構成を示すブロック図であり、
図において、1はユニットの実装位置ごとに固有のスロ
ット番号SNを生成するスロット番号設定回路、2は受
信アドレスデコード部20から出力される制御信号CN
に従って、前記スロット番号設定回路lで生成されたス
ロツト番号SN(ユニット番号に相当)か、あるいはレ
ジスタ5に保持されているユニット番号UNのいずれか
を選択し、当該ユニットのユニット番号としてアドレス
モード信号AMDを出力するセレクタ、4は前記セレク
タ2から選択出力されたアドレスモード信号AMD (
ユニット番号に相当)と、レジスタバッファ9に格納さ
れている受信データの示す送信先ユニット番号とと、比
較し、致したときにプレゼンス信号PR3を発生(理論
” 1 ”に)する比較器、5は当該ユニットの最新の
ユニット番号UNだけ保持するレジスタ、9はバスl
000を介して受信した受信データを一旦格納するレジ
スタバッファ、10は当該ユニットから送信する送信デ
ータを一旦格納しておくレジスタバッファ、20はデー
タを受信する毎に現在のユニット番号を選択するように
セレクタ2に制御信号CNを出力するとともに、当該ユ
ニットに対する受信データ(比較器4から出力されるプ
レゼンス信号PR3を検出することで認識する)の指示
内容を解読し、該指示内容に従って前記レジスタ5に書
込信号WRTを出力する受信アドレスデコード部、21
は当該ユニットの現在にユニット番号を付加しくプレゼ
ンス信号PRSを検出することで)送信データを生成し
、該生成された送信データをレジスタバッファ10に出
力する送信データ生成部、22は前記比較器4から出力
されたプレゼンス信号PR3を検出して、前記レジスタ
バッファ9に一旦格納されている受信データを人力し、
受信処理を実行する受信データ処理部である。
次に動作について説明する。
まず、ユニット立ち上げ時には、管理装置(図示せず)
から最初の当該ユニットのスロット番号SNをアドレス
として最初のユニット番号を有するデータが送信される
。この送信されたデータは一旦レジスタバツファ9に格
納され、受信アドレスデコード部20はセレクタ2に対
して制御信号CNを出力して、スロット番号SNをアド
レスモード信号AMDとして出力させる。比較器4はこ
のアドレスモード信号AMD (スロット番号)と前記
送信されたデータのアドレスとを比較し、一致した場合
は当該ユニットに対するデータであるので、プレゼンス
信号PR3を受信アドレスデコード部20および受信デ
ータ処理部22に出力する。受信アドレスデコード部2
0ではこのプレゼンス信号PR3を検出すると、レジス
タ5に書込信号WRTを出力し、前記受信したデータが
有するユニット番号を書き込ませ、同時に受信データ処
理部22では前記レジスタバッファ9に一旦格納されて
いる受信データを入力して、受信処理を行う。以後は、
このレジスタ5に設定されたユニット番号UNを当該ユ
ニットのアドレスとして管理装置との通信を行うため、
受信アドレスデコード部20はセレクタ2にレジスタ5
の内容(ユニット番号UN)を選択するように制御信号
CNを出力する。
から最初の当該ユニットのスロット番号SNをアドレス
として最初のユニット番号を有するデータが送信される
。この送信されたデータは一旦レジスタバツファ9に格
納され、受信アドレスデコード部20はセレクタ2に対
して制御信号CNを出力して、スロット番号SNをアド
レスモード信号AMDとして出力させる。比較器4はこ
のアドレスモード信号AMD (スロット番号)と前記
送信されたデータのアドレスとを比較し、一致した場合
は当該ユニットに対するデータであるので、プレゼンス
信号PR3を受信アドレスデコード部20および受信デ
ータ処理部22に出力する。受信アドレスデコード部2
0ではこのプレゼンス信号PR3を検出すると、レジス
タ5に書込信号WRTを出力し、前記受信したデータが
有するユニット番号を書き込ませ、同時に受信データ処
理部22では前記レジスタバッファ9に一旦格納されて
いる受信データを入力して、受信処理を行う。以後は、
このレジスタ5に設定されたユニット番号UNを当該ユ
ニットのアドレスとして管理装置との通信を行うため、
受信アドレスデコード部20はセレクタ2にレジスタ5
の内容(ユニット番号UN)を選択するように制御信号
CNを出力する。
また、送信データ生成部21ではこのセレクタ2から出
力されるアドレスモード信号AMD (ユニット番号)
をアドレスとして送信データを生成する。
力されるアドレスモード信号AMD (ユニット番号)
をアドレスとして送信データを生成する。
一方、ユニット番号の変更要求が発生した場合、現在レ
ジスタ5に保持されているユニ・ソト番号をアドレスと
した受信データの所定領域に設けられているユニット番
号変更フラグを検出することで受信アドレスデコード部
20は、変更要求を認識し、この受信データに含まれる
新たなユニット番号で書き換えるように、レジスタ5に
書込信号WRTを出力して、ユニット番号の変更を行う
。以後の管理装置との通信は上述した通りである。
ジスタ5に保持されているユニ・ソト番号をアドレスと
した受信データの所定領域に設けられているユニット番
号変更フラグを検出することで受信アドレスデコード部
20は、変更要求を認識し、この受信データに含まれる
新たなユニット番号で書き換えるように、レジスタ5に
書込信号WRTを出力して、ユニット番号の変更を行う
。以後の管理装置との通信は上述した通りである。
以上のようにこの発明によれば、ユニット立ち上げ時の
み、それぞれ実装されているスロットの固有のスロット
番号をアドレスとして最初のユニット番号を送信し、こ
の最初のユニット番号をレジスタに格納することでユニ
ット番号の設定を行い、以後は、このユニット番号をア
ドレスとして通信を行うととともに、変更要求が発生す
れば、現在レジスタに保持されているユニット番号をア
ドレスとして新たなユニット番号を送信し、この新たな
ユニット番号をレジスタに保持させることによりユニッ
ト番号の変更を行うようにしたので、コンパクトなハー
ドウェア量で、任意なユニット番号を人手を介さず容易
に設定、あるいは変更できるとともに、設定ミスを軽減
し、安価な装置を提供できるなどの効果がある。
み、それぞれ実装されているスロットの固有のスロット
番号をアドレスとして最初のユニット番号を送信し、こ
の最初のユニット番号をレジスタに格納することでユニ
ット番号の設定を行い、以後は、このユニット番号をア
ドレスとして通信を行うととともに、変更要求が発生す
れば、現在レジスタに保持されているユニット番号をア
ドレスとして新たなユニット番号を送信し、この新たな
ユニット番号をレジスタに保持させることによりユニッ
ト番号の変更を行うようにしたので、コンパクトなハー
ドウェア量で、任意なユニット番号を人手を介さず容易
に設定、あるいは変更できるとともに、設定ミスを軽減
し、安価な装置を提供できるなどの効果がある。
第1図はこの発明の一実施例によるユニット番号設定方
式を実現するハードウェアの構成を示すブロック図、第
2図は一般的なコンピュータシステムのハードウェア環
境を示すブロック図、第3図は従来のユニット番号設定
方式を実現するハードウェアの構成を示すブロック図で
ある。 図において、lはスロット番号設定回路、2はセレクタ
、4は比較器、5はレジスタ、9.10はレジスタバッ
ファ、20は受信アドレスデコード部、21は送信デー
タ生成部、22は受信データ処理部である。 なお、図中、同一符号は同一、又は相当部分をホす。 第 図
式を実現するハードウェアの構成を示すブロック図、第
2図は一般的なコンピュータシステムのハードウェア環
境を示すブロック図、第3図は従来のユニット番号設定
方式を実現するハードウェアの構成を示すブロック図で
ある。 図において、lはスロット番号設定回路、2はセレクタ
、4は比較器、5はレジスタ、9.10はレジスタバッ
ファ、20は受信アドレスデコード部、21は送信デー
タ生成部、22は受信データ処理部である。 なお、図中、同一符号は同一、又は相当部分をホす。 第 図
Claims (1)
- 所定位置のスロットにバスを介して実装されるユニット
において、前記各ユニットごとに当該ユニットの最新の
ユニット番号を保持するレジスタを設け、当該ユニット
の立ち上げの際は、前記スロットに固有のスロット番号
をアドレスとして所望のユニット番号を管理装置から送
信し、この管理装置から送信される所望のユニット番号
を前記レジスタに保持させることで、以後の管理装置と
の通信でアドレスとして使用するユニット番号を設定す
るとともに、このユニット番号をアドレスとして新たな
所望のユニット番号を送信し、この新たな所望のユニッ
ト番号で前記レジスタの内容を書き換えることにより、
ユニット番号の変更を行うことを特徴とするユニット番
号設定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2373990A JPH03228162A (ja) | 1990-02-02 | 1990-02-02 | ユニット番号設定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2373990A JPH03228162A (ja) | 1990-02-02 | 1990-02-02 | ユニット番号設定方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03228162A true JPH03228162A (ja) | 1991-10-09 |
Family
ID=12118679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2373990A Pending JPH03228162A (ja) | 1990-02-02 | 1990-02-02 | ユニット番号設定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03228162A (ja) |
-
1990
- 1990-02-02 JP JP2373990A patent/JPH03228162A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0120889B1 (en) | Direct memory access peripheral unit controller | |
| US4509140A (en) | Data transmitting link | |
| JPS58217069A (ja) | マルチ・マイクロコンピユ−タの通信方式 | |
| JPS58502027A (ja) | 低デ−タ転送率の直列入出力インタ−フェイスをモニタするようにされた周辺装置 | |
| US5311510A (en) | Data storing system for a communication control circuit | |
| JPH03228162A (ja) | ユニット番号設定方式 | |
| US5938746A (en) | System for prioritizing slave input register to receive data transmission via bi-directional data line from master | |
| KR920003174B1 (ko) | 메모리 액세스 콘트롤러 | |
| JPH05233560A (ja) | 多重プロセッサ回路用プロセッサ間連絡システムおよびその方法 | |
| US4979104A (en) | Dual microprocessor control system | |
| WO1982001777A1 (en) | Data transmitting link | |
| JPH0323026B2 (ja) | ||
| JP3095060B2 (ja) | Atmスイッチ装置 | |
| JPS62295157A (ja) | 通信制御装置における受信デ−タの制御方式 | |
| JPS62192846A (ja) | バス切替え制御方式 | |
| JP3351581B2 (ja) | データ中継装置 | |
| JPS61270952A (ja) | デ−タ伝送方式 | |
| JP3388852B2 (ja) | 多重伝送装置 | |
| JPS59100653A (ja) | ポ−リングアドレス選択方式 | |
| JPH06100997B2 (ja) | データ伝送用回路装置 | |
| JPS6174438A (ja) | 通信制御プログラムの最大負荷の試験方法 | |
| JPH0398385A (ja) | ファクシミリ応答装置 | |
| JPH09319696A (ja) | 記憶装置アクセスシステム | |
| JPH0430775B2 (ja) | ||
| JPH07182081A (ja) | 拡張基板種別認識方式及びスロット位置認識方式 |