JPH03228338A - 成形装置 - Google Patents

成形装置

Info

Publication number
JPH03228338A
JPH03228338A JP2395990A JP2395990A JPH03228338A JP H03228338 A JPH03228338 A JP H03228338A JP 2395990 A JP2395990 A JP 2395990A JP 2395990 A JP2395990 A JP 2395990A JP H03228338 A JPH03228338 A JP H03228338A
Authority
JP
Japan
Prior art keywords
gate
die
lead frame
mold
molding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2395990A
Other languages
English (en)
Inventor
Takuo Ito
伊藤 卓夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Japan Ltd
Original Assignee
Texas Instruments Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Japan Ltd filed Critical Texas Instruments Japan Ltd
Priority to JP2395990A priority Critical patent/JPH03228338A/ja
Publication of JPH03228338A publication Critical patent/JPH03228338A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Moulds For Moulding Plastics Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 イ、産業上の利用分野 本発明は成形装置、例えば半導体封止装置に関するもの
である。
口、従来技術 従来、半導体装置の組立て工程においては、通常、リー
ドフレームのマウント部に半導体ICチップをマウント
し、更に所定のボンディングが行われた後にパンケージ
ング(樹脂封止)工程が行われている。このパンケージ
ング方法は、各種あるが、−度に多量の半導体素子を成
形加工するのに通した、いわゆるトランスファモールド
と呼ばれる方法が一般的である。
第17A図〜第17D図は、トランスファモールドによ
る樹脂封止の方法を示す要部概略断面図である。但し、
ここでは、説明の都合上半導体素子がマウントされたリ
ードフレームは図示省略しである。
まず、第17A図に示すように、図示省略のリードフレ
ームを金型1の下型1aに設置し、その下型1aを上下
動駆動装置6によって上昇させ、第17日図に示すよう
に、金型1の上型1bと下型1aとを合わせて閉じる。
そして、第178図に示すように、エポキシ樹脂等の封
止材(予め粉末又は粒状の成形材料を予備成形したもの
)8を上型1bのポット(開口部)2内に入れてからプ
ランジャ7を下降させ、第17C図に示すように、プラ
ンジャ7によって、ランナー4及びゲート5を通して両
側に配した各キャビティ3内へ封止材8を流動化させて
加圧注入する。その後、第17D図に示すように、プラ
ンジャ7を上昇させ、下型1aを上述とは逆に下降させ
てから、モールドされたリードフレームを下型1aから
取出す。
そして、この後は図示省略しであるが、樹脂材8の余分
な部分を取り除き、完全硬化処理等の所定の処理工程を
経ることによって半導体装置のパッケージングを完了さ
せる。
第13図〜第15図は、フラントパンク型のうち、いわ
ゆるQ F P (quad flat packag
e)と呼ばれるパッケージング構造を有する半導体装置
(後述する第16図参照)の樹脂封止に用いられる従来
の半導体封止装置の一例を示すものである。
即ち、第13図に示すように、4辺にアウターリード部
10Cを有する(この例ではQFPタイプのパッケージ
構造を有する半導体装置が6個形成できる。)リードフ
レーム10(第16図参照)が、そのリードフレーム1
0の各領域Aを図示省略の位置決めピンにより各ゲート
5の位置に夫々合わせるようにモールド金型1の下型1
aに設置される(この下型1aへのリードフレーム10
の設置は、いわゆるローディングフレーム(loadi
ngframe)を使用して行われる場合がある。)。
そして、このリードフレーム10は、上述したように、
モールド金型1の下型1a及び上型1bによって、第1
4図に示すように固定される。
そして、その後は、上述した第17B図〜第17D図で
示したような各工程を経ることによって第16図に示す
ようなQFPタイプの半導体装置のパッケージングを完
成させる。但し、上述した第17図の例は半導体装置の
一般的な樹脂封止の主な工程を説明したものであって、
実際には金型1等のタイプは異なるが、この例では説明
の都合上同一符号を付して説明を省略しである場合があ
る。また、第13図の例では、第17図に示した例のよ
うに上型1bに封止材8を直接注入するためのボット2
はなく、その他の所定の箇所にて封止材8が注入される
ように構成されている。
なお、第14図は第13図のXIV−XIV線拡線部大
部分断面図り、また、第13図〜第15図中の符号10
aはマウント部、10bはインナーリード部、11は半
導体ICチップ、12はボンディングワイヤ、13は上
記ローディングフレームを嵌め込むための凹部、14は
パ・ンケージ8のイジェクトビン用の貫通孔である。
以上に説明した半導体封止装置では、上述したように、
例えばQFPタイプのリードフレーム10を樹脂封止す
る際のゲート5の位置は、そのリードフレーム10のア
ウターリード部10Cが4方向に突出しているため、第
13図及び第16図に示したように、どうしても領域A
のようなパッケージ8のコーナ一部のみにしか設けるこ
とができない。従って、ゲート幅が例えば約0.8閣と
非常に狭くなり(第15図参照)、その結果、モールド
樹脂8のキャビティ3内への充填性に支障が生じたり、
内部気泡が発生する等といった問題が生じ易くなる。
ハ3発明の目的 本発明の目的は、ゲート部の形成領域を広くでき、しか
も信顛性の高い封止が行える成形装置を提供することに
ある。
ニ1発明の構成 即ち、本発明は、成形材料を充填すべきキャビティ部を
有する型と、前記キャビティ部に前記成形材料を導入す
るゲート部とを有し、前記ゲート部が前記型とは別に設
けられたゲート部形成手段によって形成されている成形
装置に係るものである。なお、上記ゲート部形成手段と
は、上記型と組合せてゲート部を形成するもの及びそれ
自体でゲート部を形成するものをも包含する意味である
ホ、実施例 以下、本発明の詳細な説明する。
第1図〜第5図は、本発明をQFPタイプのパッケージ
構造を有する半導体装置の封止に適用した例を示すもの
である。
図に示すように、本例による半導体封止装置やリードフ
レームのうち既述した例と同様の部分は説明の都合上、
同一符号を付して説明を省略する場合があるが、その著
しく異なる点は、金型1とは別に設けられたゲート部形
成用のプレート30によってゲート部25が形成されて
いることである。
ゲート部形成用プレート30は、第1図に示すヨウニ、
例えば工具143KD11 (J Is規格)と呼ばれ
る、金型と同様の材質によって厚さnが例えば0.8M
に形成され、更に長辺の長さρが例えば20mm、短辺
の長さmが例えば14胴の、キャビティ部3の一部を形
成すべき開口部30aが例えば6箇所に夫々設けられて
いる。また、ゲート部形成用プレート30の所定箇所に
は、第1図に示すように、6箇所にリードフレーム20
の位置決め用ビン31が夫々設けられ、これらのピン3
1が夫々リードフレーム20に形成された貫通孔20a
に夫々挿入される。なお、図中の符号30bは後述の第
5図に示すローディングフレーム50のリードフレーム
支持部53を嵌め込むための凹部である。ここで、ロー
ディングフレーム50は、第5図の(a)及び(b)に
示すように、主に、ローディングアッパー51及びロー
ディングロアー52と、そのローディングアッパー51
に設けられたリードフレーム支持部53及び°取手部5
4と、ローディングロアー52に設けられたグリンプ部
55とからなり、図に仮想線で示すように、リードフレ
ーム20が支持部53上に設置された状態で、それらの
支持部53が下型1a及びゲート形成用プレート30の
凹部13.30bに嵌め込まれるように構成されている
。この嵌め込みと同時に、リードフレーム20がプレー
ト30上にセントされる。樹脂封止後は、フレーム50
を持ち上げることにより、パッケージされた素子を金型
から取り出せる。また、開口部30aにおけるゲート部
形成用プレート30の内周側壁面30Cは、この例では
例えば75°の傾斜面として形成されている(第2図参
照)。
そして、第1図に示すように、モールド金型1の下型1
aに設けられた凹部32にゲート部形成用プレート30
を嵌め込んで設置してから、リードフレーム20を下型
1a(ゲート部形成用プレー)30)へ取付け、既述の
例と同様の操作によって、第2図に示すように、下型1
aに設けられたゲート部形成用プレート30及び上型1
bによりリードフレーム20が固定される。即ち、第2
図及び第3図に示すように、プレート30及び下型1a
によってモールド金型1におけるゲート部25が形成さ
れる。その後は、上述の例と同様のモールド工程を経る
ことによって第4図に示すようなQFPタイプの半導体
装置のパッケージングを完了する。
以上に説明した半導体封止装置によれば、上述したよう
に、ゲート部25をモールド金型1 (下型1a)とは
別に設けたゲート部形成用プレート30によって形成し
ているので、従来のようにリードフレーム(アウターリ
ード部10c)10の形状に左右されることなく、ゲー
ト部25の領域を広くすることができる。即ち、上述し
た第1図及び第4図に示したように、リードフレーム2
0における日の領域にゲート部25を十分な幅で設ける
ことができる。従って、モールド樹脂8のキャビティ3
内への充填不良や内部気泡の発生等といった問題を心配
する必要がなく、信頬性の高い半導体装置の封止が行え
る。
また、ゲート部形成用プレート30は、上述したように
、モールド金型1 (下型1a)とは別に設けられてい
るので、取外して何度でも使用でき、そのメンテナンス
も非常に容易である。更に、また、ゲート部形成用プレ
ート30を設けたことにより、上述した第1図に示すよ
うに、ゲート部25の形状を従来の第13図に示したゲ
ート部5に比べてシンプルにでき、その結果、モールド
金型1を製作する際のコストダウンやそのメンテナンス
の容易化にもつながる。
また、本例の場合、第4図に示すように、リードフレー
ム20では、第16図に示した従来のリードフレーム1
0のAの領域(金型のゲート部にふたをするための部分
)における斜線の部分の面積が必要なくなり、その分の
面積(例えば本例では20閣程度)を減らすことができ
、リードフレーム20の設計の自由度が増し、その簡易
化、低コスト化も可能となる。また、上記した部分を必
要としないため、リードフレームの不所望なそりや歪が
減少できる。
第6図及び第7図は、上述の第1図〜第4図の例におけ
るゲート部形成用プレート30によってゲート部25の
位置及び数を変形した例である。
即ち、第6図はゲート部25をキャビティ部3の短辺側
の端部に設けた例であり、また、第7図はゲート部25
をキャビティ部3の短辺側の2箇所に設けた例である。
従って、本例によれば、上述した第1図〜第4図の例と
同様の利点を有していると共に、ゲート部25の位置や
数を適切に設計することができる。
しかも、第7図の例では各ゲート部25からの注入量を
減らせることから充填性を一層向上させ、成形時間の短
縮も可能となる。
また、第8図は、既述した従来例におけるゲート部5と
同様の(但し、幅は拡大可能な)ゲート部25にゲート
部形成用プレート30を適用できるように構成した例で
あり、この場合には従来のリードフレーム10を設計変
更することなくそのまま用いることができ、しかも、上
述の例と同様にゲート部25の領域を広くすることがで
きる。
第9図〜第11図は本発明の他の例を示すものであって
、半導体封止装置の基本的な構造は上述の第1図〜第4
図の例とほぼ同様であるので、説明の都合上、同一符号
を付して説明を省略する場合がある。
即ち、本例において上述した例と異なる点は、第9図〜
第11図に示すように、上述のプレート30に対応する
ゲート部形成用プレート36自体にゲートの一部となる
貫通溝(又は孔)35aを開口部30aから外側方へ設
け、これがモールド金型1の下型1aに設けられたゲー
)35bと共に第10図に示すようにゲート部35を形
成していることである。
従って、本例においても、上述した例と同様に、ゲート
部35の領域を広くすることができるといった各利点を
有していると共に、本例の場合、ケート部形成用プレー
ト36の貫通溝35aによってゲート部の幅だけでなく
厚さ方向の広さも大きくすることができる。そして、こ
の場合、第1図〜第4図のゲート部25の例と組合せれ
ば(即ち、第3図と第11図の組合せ)上記ゲート部の
領域を一層効果的に形成することが可能となる。
第10図によれば、ゲート部35の開口位置がリードフ
レーム20に接しているため、注入された樹脂がマウン
ト部10aの下側だけでなく、その開口部10dから上
方へ流動し、これによってICチンプ11に対する上下
の圧力差が軽減され、かつ、樹脂の流動性をより均一化
できる。
第12図は本発明の更に他の例を示すものであって、半
導体封止装置の基本的な構造は上述の例とほぼ同様であ
るので、説明の都合上、同一符号を付して説明を省略す
る場合がある。
即ち、本例は、第12図に示すように、モールド金型1
の下〆1aにおいて、第13図に示した従来例における
ゲート部5と、上述の第1図に示した例におけるゲート
部25とを設け、これに上述した第1図の例のゲート部
形成用プレート30を用いた例を示すものである。
従って、上述したように、本例においても上述した各側
における各利点を有すると共に、ここでは第1図の例と
同様のリードフレーム20を用いたが、本例の場合、従
来のリードフレーム10を設計変更することなく、その
まま用いることも可能であり、しかも、ゲート部が2箇
所に設けられているため、封止材8の注入効率等を効果
的に促進できる。
以上、本発明の実施例を示したが、上述した例は本発明
の技術的思想に基づいて更に変形可能である。
例えば、上述した例ではいずれもモールド金型1の下型
1aにランナー4及びゲート部を設けた場合について本
発明を適用した例を説明したが、モールド金型1の上型
1bにランナー及びゲートが設けられた場合についても
、上述した各側と同様の構成によって本発明を通用でき
、また、上記モールド金型1の下型1a及び上型1bの
両者に上記各構成を設けて本発明を適用することも可能
であり、その場合には封止材8の注入を効果的に行える
また、上述したゲート部形成用プレート30、36の形
状は、必ずしも上述したように一枚の連続した板状部材
である必要はなく、要はゲート部のみをカバーできるも
のであればどのような形状のものであってもよい。また
、上述したように、ローディングフレームを用いてす□
−ドフレームを下型に設置するような場合には、上記ロ
ーディングフレーム自体にゲート部形成用プレート3o
、36等と同等のゲート部形成手段を設けてもよい。
また、上述した第9図〜第11図の例において、ゲート
部形成用プレート36のみにゲート部35を設ける(即
ち、第9図において下型1aにゲート部用溝35bを設
けず゛、ゲート部そのものをプレート36のみに設けた
構造のものにする)ことも可能であり、更に、上述した
ゲート部形成手段にランナーとして機能する手段を設け
てもよい。
また、上述したゲート部形成用プレート3o、36の形
状、構造、材質等は種々変更でき、更にゲート部の位置
や数等も、パッケージング構造に合わせて適宜変形して
よい。
なお、上述した例ではQFPタイプの半導体装置の樹脂
封止に本発明を適用したが、その他にも、例えば2辺に
アウターリード部を有するフラットパック型の半導体装
置やD I R(Dual In−In−1inePa
cka型の半導体装置の樹脂封止、更には他の分野の成
形品にも本発明が適用可能である。
へ、発明の作用効果 本発明は、上述したように、ゲート部を型とは別に設け
たゲート部形成手段によって形成しているので、上記型
が設計上の制約を受けることなく、ゲート部を広くでき
る。その結果、キャビティ部への成形材料の充填不良や
内部気泡の発生等の問題を心配する必要のない、信頼性
の高い成形装置を提供できる。
【図面の簡単な説明】
第1図〜第11図は本発明の実施例を示すものであって
、 第1図は本発明をQFPタイプのパッケージング構造を
有する半導体装置に適用した例を示す要部分解斜視図、 第2図は第1図の■−■線要部拡大断面図、第3図は第
1図のIII−III線要部拡大部分断面図、第4図は
第1図の例による半導体装置の封止後のリードフレーム
を示す平面図、 第5図(a)はローディングフレームの平面図、同図(
b)は同図(a)の右側面図、 第6図はゲート部の位置を変更した例を示す要部拡大部
分斜視図、 第7図はゲート部を2箇所に設けた例を示す要部拡大部
分斜視図、 第8図はキャビティ部の四角の一部に従来例と同様のゲ
ート部を設けた例を示す要部拡大部分斜視図、 第9図は本発明の他の例を示す半導体封止装置の要部分
解斜視図、 第10図は第9図のX−X線要部拡大断面図、第11図
は第9図のxt−xt線要部拡大部分断面図、 第12図は本発明の更に他の例を示す半導体封止装置の
要部分解斜視図 である。 第13図〜第17図は従来例を示すものであって、 第13図は従来の半導体封止装置を示す要部分解斜視図
、 第14図は第13図のXIV−XIV線要部拡大断面図
、 第15図は第14図のxv−xv線要部拡大部分断面図
、 第16図は第13図の例による半導体装置の封止後のリ
ードフレームを示す平面図、 第17A図、第17B図、第17C図及び第17D図は
半導体封止工程を主要段階について順次示す各概略断面
図 である。 なお、図面に示す符号において、 1・・・・・・・・・モールド金型 1a・・・・・・・・・下型 1b・・・・・・・・・上型 3・・・・・・・・・キャビティ 4・・・・・・・・・ランナー 5.25.35・・・・・・・・・ゲート8・・・・・
・・・・モールド樹脂(パッケージ)10.20・・・
・・・・・・リードフレーム11・・・・・・・・・半
導体ICチップ30.36・・・・・・・・・ゲート部
形成用プレート(ゲート部形成手段) である。

Claims (1)

    【特許請求の範囲】
  1. 1、成形材料を充填すべきキャビティ部を有する型と、
    前記キャビティ部に前記成形材料を導入するゲート部と
    を有し、前記ゲート部が前記型とは別に設けられたゲー
    ト部形成手段によって形成されている成形装置。
JP2395990A 1990-02-02 1990-02-02 成形装置 Pending JPH03228338A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2395990A JPH03228338A (ja) 1990-02-02 1990-02-02 成形装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2395990A JPH03228338A (ja) 1990-02-02 1990-02-02 成形装置

Publications (1)

Publication Number Publication Date
JPH03228338A true JPH03228338A (ja) 1991-10-09

Family

ID=12125087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2395990A Pending JPH03228338A (ja) 1990-02-02 1990-02-02 成形装置

Country Status (1)

Country Link
JP (1) JPH03228338A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100403132B1 (ko) * 2001-12-28 2003-10-30 동부전자 주식회사 반도체패키지 제조용 몰드 캐비티 바

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100403132B1 (ko) * 2001-12-28 2003-10-30 동부전자 주식회사 반도체패키지 제조용 몰드 캐비티 바

Similar Documents

Publication Publication Date Title
US5334872A (en) Encapsulated semiconductor device having a hanging heat spreading plate electrically insulated from the die pad
KR200309906Y1 (ko) 반도체 패키지 제조용 리드프레임
KR20010012976A (ko) 반도체 장치의 제조 방법, 반도체 장치의 몰드 장치 및반도체 장치
JPH04147814A (ja) 樹脂封入成形用金型
US5672550A (en) Method of encapsulating semiconductor devices using a lead frame with resin tablets arranged on lead frame
JPH03228338A (ja) 成形装置
JPH05175396A (ja) リードフレーム及びモールド方法
CN101361175A (zh) 电子器件的树脂封固成形方法及其使用的模具组件和引线框
US5897883A (en) Mold having projections for inhibiting the formation of air pockets
WO1986002200A1 (en) Lead frame having improved arrangement of supporting leads and semiconductor device employing the same
JPS609131A (ja) 半導体装置の樹脂封止方法及び樹脂封止装置
JP3139860B2 (ja) 樹脂モールド装置
US6885088B2 (en) Flat leadframe for a semiconductor package
JP2001044225A (ja) 樹脂封止型半導体装置の製造方法
JPH09148354A (ja) 半導体樹脂封止用金型
JPS638130Y2 (ja)
JP2936679B2 (ja) 樹脂封止型半導体装置の製造方法及び封止用金型
JP3337137B2 (ja) 樹脂封止用金型
JP2665668B2 (ja) 電子部品の樹脂封止成形方法及びその樹脂封止成形用金型
JP2664945B2 (ja) 半導体装置の樹脂封止金型
JP2920447B2 (ja) Icチップのパッケージ方法
JPH01216815A (ja) 被封止部品のトランスファ樹脂封止成形方法とこれに用いられる樹脂封止成形用金型装置及びフィルムキャリア
JP2003203935A (ja) 半導体装置の封止方法およびそれに用いる封止装置
JPH0550132B2 (ja)
KR20000013176A (ko) 공압을 이용한 패키지 분리핀을 포함하는 성형 금형