JPH03230229A - Abnormality detection system of microcomputer - Google Patents

Abnormality detection system of microcomputer

Info

Publication number
JPH03230229A
JPH03230229A JP2026760A JP2676090A JPH03230229A JP H03230229 A JPH03230229 A JP H03230229A JP 2026760 A JP2026760 A JP 2026760A JP 2676090 A JP2676090 A JP 2676090A JP H03230229 A JPH03230229 A JP H03230229A
Authority
JP
Japan
Prior art keywords
microcomputer
data
microcomputers
time required
runaway
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2026760A
Other languages
Japanese (ja)
Inventor
Takeshi Yamazaki
剛 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP2026760A priority Critical patent/JPH03230229A/en
Publication of JPH03230229A publication Critical patent/JPH03230229A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

PURPOSE:To decrease the number of terminals by setting the format of data which are sent between microcomputers and allowing one computer to detect abnormality of the other microcomputer according to the necessary detection time required to receive data with set data length. CONSTITUTION:When the microcomputers 31 and 32 which perform arithmetic operation associatively with each other transmit data, the transmission format of the data length, etc, of the data to be sent is previously set and the data are transmitted. One microcomputer 31 detects the time required to receive data sent from the other microcomputer 32, compares the necessary detection time for the data with the previously set data length with the reference transmis sion time required to send data with the data length, and detects the abnormal ity such as the runaway of the other microcomputer 32 according to the compari son result. Consequently, the need for signal terminals dedicated for the abnor mality detection is eliminated and the number of terminals of the microcomputers 31 and 32 is decreased.

Description

【発明の詳細な説明】 概要 複数のマイクロコンピュータが協働して演算動作を行う
制御などにおいて、副マイクロコンピュータから主マイ
クロコンピュータへ伝送すべきデータの形式を予め設定
しておき、副マイクロコンピュータから主マイクロコン
ピュータへ伝送されたデータの単位データ長当りの伝送
所□要時間を基準伝送時間と比較することによって、主
マイクロコンピュータは、副マイクロコンピュータに暴
走などの異常が発生しているか否かを検出する。
[Detailed Description of the Invention] Overview In control, etc. where multiple microcomputers cooperate to perform arithmetic operations, the format of data to be transmitted from the sub-microcomputer to the main microcomputer is set in advance, and the format of data to be transmitted from the sub-microcomputer to the main microcomputer is By comparing the transmission station time required per unit data length of data transmitted to the main microcomputer with the standard transmission time, the main microcomputer can determine whether an abnormality such as runaway has occurred in the sub microcomputer. To detect.

これによって、データの送受信のための端子と、異常検
出のための端子とを共用し、マイクロコンピュータの端
子数の削減を図る。
This allows the terminals for data transmission and reception and the terminals for abnormality detection to be shared, thereby reducing the number of terminals of the microcomputer.

産業上の利用分野 本発明は、自動車の内燃機関の制御装置等の複数のマイ
クロコンピュータを用いた、いわゆるマルチCPU方式
の制御装置などで好適に実施されるマイクロコンピュー
タの異常検出方式に関する。
INDUSTRIAL APPLICATION FIELD The present invention relates to a microcomputer abnormality detection method that is suitably implemented in a so-called multi-CPU type control device using a plurality of microcomputers, such as a control device for an internal combustion engine of an automobile.

従来の技術 第5図は、典型的な従来技術のマイクロコンピュータの
異常検出方式が用いられる制御装置1の電気的構成を示
すブロック図である。この制御装置1は、たとえば自動
車の内燃機関の燃料噴射および点火時期制御に用いられ
る。
BACKGROUND OF THE INVENTION FIG. 5 is a block diagram showing the electrical configuration of a control device 1 in which a typical prior art microcomputer abnormality detection method is used. This control device 1 is used, for example, to control fuel injection and ignition timing of an internal combustion engine of an automobile.

この制御装置1には、2つのマイクロコンピュータ2.
3が設けられており、これらのマイクロコンピュータ2
.3は、アナログ/デジタル変換器4を介して入力され
る吸気温度や冷却水温度などを検出するセンサ5a、5
bがらの検出結果と入力インタフェイス回l!86を介
して入力されるクランク角や車速などのセンサ7a、7
bの検出結果となどに基づいて協働して演算動作を行い
、燃料噴射量や点火時期などを演算する。その演算結果
は、出力インタフェイス回路7を介して、燃料噴射弁や
イグナイタなどのアクチュエータ8へ出力される。
This control device 1 includes two microcomputers 2.
3 are provided, and these microcomputers 2
.. Sensors 5a, 5 3 detect intake air temperature, cooling water temperature, etc. input via the analog/digital converter 4.
b) Detection results and input interface times l! Sensors 7a, 7 for crank angle, vehicle speed, etc. input via 86
Based on the detection result of step b, etc., calculation operations are performed in cooperation with each other, and the fuel injection amount, ignition timing, etc. are calculated. The calculation result is outputted to an actuator 8 such as a fuel injection valve or an igniter via an output interface circuit 7.

主マイクロコンピュータ2と副マイクロコンピュータ3
とは、ライン11.(2を介して演算データの送受信を
行い、前述のように協働して演算動作を行う。副マイク
ロコンピュータ3の端子p1から主マイクロコンピュー
タ2の端子p2へは、ライン13を介して、一定周期の
、いわゆるウォッチドッグコントロール(以下、WDC
と略称する)信号が与えられており、主マイクロコンピ
ュータ2は、このWDC信号に基づいて副マイクロコン
ピュータの暴走検出を行い、暴走していることが検出さ
れたときには、ラインp4を介して副マイクロコンピュ
ータ3にリセット信号を出力する。
Main microcomputer 2 and sub microcomputer 3
means line 11. (The arithmetic data is transmitted and received via the line 13, and the arithmetic operation is performed in cooperation with each other as described above.The terminal p1 of the sub-microcomputer 3 is connected to the terminal p2 of the main microcomputer 2 via the line so-called watchdog control (hereinafter referred to as WDC)
The main microcomputer 2 detects runaway of the sub microcomputer based on this WDC signal, and when runaway is detected, the main microcomputer 2 detects runaway of the sub microcomputer via line p4. A reset signal is output to the computer 3.

また、主マイクロコンピュータ2に関連して、暴走検出
回路9が設けられており、この暴走検出回路9は、主マ
イクロコンピュータ2からラインr5を介して入力され
るWDC信号に基づいて、主マイクロコンピュータ2の
暴走検出を行い、暴走が検出されたときにはラインr6
を介してリセット信号を出力する。
Further, a runaway detection circuit 9 is provided in connection with the main microcomputer 2, and this runaway detection circuit 9 detects the main microcomputer based on the WDC signal inputted from the main microcomputer 2 via the line r5. 2 runaway detection is performed, and when runaway is detected, line r6 is detected.
Outputs a reset signal via.

発明が解決しようとする課題 上述の従来技術では、マイクロコンピュータ32に前記
W D C信号の送受信のための専用の信号端子pt、
p2を設ける必要がある。一方、制御装置1の高機消化
に伴い、マイクロコンピュータ2.3の端子数の削減が
要望されていた。
Problems to be Solved by the Invention In the prior art described above, the microcomputer 32 has a dedicated signal terminal pt for transmitting and receiving the WDC signal.
It is necessary to provide p2. On the other hand, as the control device 1 becomes more sophisticated, there has been a demand for a reduction in the number of terminals of the microcomputer 2.3.

本発明の目的は、複数のマイクロコンピュータが協働し
て演算動作を行う構成において、専用の端子を設けるこ
となく、一方のマイクロコンピュータが他方のマイクロ
コンピュータの異常を検出することがてきるマイクロコ
ンピュータの異常検出方式を提供することである。
An object of the present invention is to provide a microcomputer in which a plurality of microcomputers cooperate to perform arithmetic operations, in which one microcomputer can detect an abnormality in the other microcomputer without providing a dedicated terminal. The purpose of this invention is to provide an anomaly detection method.

課題を解決するための手段 本発明は、複数のマイクロコンピュータが協働して演算
動作を行い 一方のマイクロコンピュータが他方のマイ
クロコンピュータの異常を検出するマイクロコンピュー
タの異常検出方式において、前記他方のマイクロコンピ
ュータは予め定めるデータ長でデータの送信を行い、 前記一方のマイクロコンピュータは、前記予め定めるデ
ータ長のデータの受信に要した時間を検出し、その検出
所要時間と、前記予め定めるデータ長のデータの伝送に
要する基準伝送時間とを比較し、その比較結果に基づい
て他方のマイクロコンピュータの異常検出を行うことを
特徴とするマイクロコンピュータの異常検出方式である
Means for Solving the Problems The present invention provides a microcomputer abnormality detection method in which a plurality of microcomputers cooperate to perform arithmetic operations and one microcomputer detects an abnormality in the other microcomputer. The computer transmits data with a predetermined data length, and the one microcomputer detects the time required to receive the data with the predetermined data length, and calculates the detection time and the data with the predetermined data length. This is a microcomputer abnormality detection method characterized by comparing the reference transmission time required for transmission of one microcomputer with a reference transmission time, and detecting an abnormality in the other microcomputer based on the comparison result.

作  用 本発明に従えば、協働して演算動作を行う複数のマイク
ロコンピュータ間でデータの伝送を行うに当って、伝送
すべきデータのデータ長などの伝送形式を予め設定して
データ伝送を行う。一方のマイクロコンピュータは、他
方のマイクロコンピュータから送信されて来たデータの
受信に要した時間を検出し、前記予め設定されているデ
ータ長のデータの検出所要時間と、前記データ長のデー
タの伝送に要する基準伝送時間とを比較し、その比較結
果に基づいて他方のマイクロコンピュータの暴走などの
異常検出を行う。
According to the present invention, when transmitting data between a plurality of microcomputers that cooperate to perform arithmetic operations, the data transmission format such as the data length of the data to be transmitted is set in advance. conduct. One microcomputer detects the time required to receive the data transmitted from the other microcomputer, and determines the time required for detecting data of the preset data length and transmission of data of the data length. Based on the comparison result, an abnormality such as runaway of the other microcomputer is detected.

したがって、異常検出のための専用の信号端子を設ける
必要はなく、マイクロコンピュータの端子数を削減する
ことができる。
Therefore, there is no need to provide a dedicated signal terminal for abnormality detection, and the number of terminals of the microcomputer can be reduced.

実施例 第1図は、本発明の一実施例のマイクロコンピュータの
異常検出方式が用いられる内燃機関の制御装置11の電
気的構成を示すブロック図である。
Embodiment FIG. 1 is a block diagram showing the electrical configuration of a control device 11 for an internal combustion engine in which a microcomputer abnormality detection method according to an embodiment of the present invention is used.

この制御装置11は、吸気温度、吸気圧、冷却水温度、
スロットル弁開度、クランク角および車速などの各種の
センサ12〜19の検出結果に基づいて、燃料噴射量お
よび点火時期を演算し、その演算結果を、燃料噴射弁や
イグナイタなどのアクチュエータ21.22に出力する
This control device 11 controls intake air temperature, intake pressure, cooling water temperature,
The fuel injection amount and ignition timing are calculated based on the detection results of various sensors 12 to 19 such as throttle valve opening, crank angle, and vehicle speed, and the calculation results are applied to actuators 21 and 22 such as fuel injection valves and igniters. Output to.

制御装W11には、2つのマイクロコンピュータ31.
32が設けられており、これらのマイクロコンピュータ
31.32は、協働して前記演算動作を行う。主マイク
ロコンピュータ31へは、前記センサ12.13の検出
結果が、アナログ/デジタル変換器33で順次的にデジ
タル変換されて読込まれるともに、センサ14.15の
検出結果が、入力インタフェイス回路34を介して順次
的に読込まれる。
The control device W11 includes two microcomputers 31.
32 are provided, and these microcomputers 31 and 32 cooperate to perform the arithmetic operation. The detection results of the sensors 12 and 13 are sequentially converted into digital data by the analog/digital converter 33 and read into the main microcomputer 31, and the detection results of the sensors 14 and 15 are read into the input interface circuit 34. are read sequentially via .

同様に、副マイクロコンピュータ32へは、センサ16
.17の検出結果が、アナログ/デジタル変換器35で
順次的にデジタル変換されて読込まれるとともに、セン
サ18.19の検出結果が、入力インタフェイス回路3
6を介して順次的に読込まれる。
Similarly, the sensor 16 is sent to the sub microcomputer 32.
.. The detection results of sensors 18 and 17 are sequentially digitally converted and read by the analog/digital converter 35, and the detection results of sensors 18 and 19 are input to the input interface circuit 3.
6 are read sequentially.

主マイクロコンピュータ31がら副マイクロコンピュー
タ32へは、ライン111を介して演算データの伝送が
行われ、副マイクロコンピュータ32から主マイクロコ
ンピュータ31へは、ライン112を介して演算データ
の伝送が行われる。
Arithmetic data is transmitted from the main microcomputer 31 to the sub microcomputer 32 via a line 111, and from the sub microcomputer 32 to the main microcomputer 31 via a line 112.

このようにマイクロコンピュータ31.32は、相互の
演算データを変換しつつ演算動作を行い、その演算結果
を、出力インタフェイス回路37゜38を介して、個別
に設けられたアクチュエータ21.22に出力する。
In this way, the microcomputers 31 and 32 perform calculation operations while converting mutual calculation data, and output the calculation results to the individually provided actuators 21 and 22 via the output interface circuits 37 and 38. do.

主マイクロコンピュータ31は、ラインn12を介して
入力されたデータに基づいて、後述するようにして副マ
イクロコンピュータ32の暴走検出を行い、暴走してい
ることが検出されたときには、ライン113を介してリ
セット信号を出力する。
The main microcomputer 31 detects the runaway of the sub microcomputer 32 based on the data input via the line n12 as described later, and when it is detected that the sub microcomputer 32 has runaway, Outputs a reset signal.

また、主マイクロコンピュータ31に関連して、暴走検
出回路40が設けられており、主マイクロコンピュータ
31は、ライン114を介してこの暴走検出回路40に
、予め定める一定周期のWDC信号を与える。暴走検出
回路4oは、入力されたWDC信号に基づいて主マイク
ロコンピュータ31の暴走検出を行い、たとえばWDC
信号が予め定める時間以上検出されないときには暴走し
ていると判断し、ライン115を介してリセット信号を
出力する。
Further, a runaway detection circuit 40 is provided in association with the main microcomputer 31, and the main microcomputer 31 supplies the runaway detection circuit 40 with a WDC signal having a predetermined constant cycle via a line 114. The runaway detection circuit 4o detects the runaway of the main microcomputer 31 based on the input WDC signal.
If the signal is not detected for a predetermined period of time or longer, it is determined that there is a runaway, and a reset signal is output via line 115.

第2図は、マイクロコンピュータ31.32間でのデー
タの伝送形式を示す図である。伝送されるデータは、開
始ビットDaと、データビットDO〜D7と、終了ビッ
トDbとから精成されている。データビットDO〜D7
は、予め定める時間W1、たとえば4 m5ec毎に伝
送される。また単位データ当りのデータ長、すなわち開
始ビットDaの立下がりから次の開始ビットDalの立
下がりまでの時間T1は予め設定されている。
FIG. 2 is a diagram showing the data transmission format between the microcomputers 31 and 32. The data to be transmitted is composed of a start bit Da, data bits DO to D7, and an end bit Db. Data bits DO~D7
is transmitted every predetermined time W1, for example, every 4 m5ec. Further, the data length per unit data, that is, the time T1 from the fall of the start bit Da to the fall of the next start bit Dal is set in advance.

したがって、副マイクロコンピュータ32に暴走などの
異常が発生した場合には、前記単位データ長当りのデー
タの送信時間が変化する。これを利用して、主マイクロ
コンピュータ31は、まずラインN12を介して入力さ
れる副マイクロコンピュータ32からのデータの、単位
データ長当りの検出所要時間Tlaを検出する。次に、
その検出所要時間Tlaが、副マイクロコンピュータ3
2の正常時における検出所要時間に基づいて設定された
基準伝送時間α以上であり、か、つβ以下であるか否か
に基づいて、副マイクロコンピュータ32の暴走検出を
行う。
Therefore, if an abnormality such as runaway occurs in the sub microcomputer 32, the data transmission time per unit data length changes. Utilizing this, the main microcomputer 31 first detects the detection time Tla per unit data length of data input from the sub microcomputer 32 via the line N12. next,
The detection time Tla is determined by the sub-microcomputer 3.
Runaway detection of the sub microcomputer 32 is performed based on whether or not the reference transmission time α, which is set based on the required detection time in the normal state of No. 2, is greater than or equal to β, and less than or equal to β.

第3図は、副マイクロコンピュータ32のデータ送信動
作を説明するためのフローチャートである。ステップn
1では初期化動作が行われ、ステップn2では前記予め
定める時間W1となったタイミングで1ビツトだけデー
タが送信される。ステップn3ではデータビットDO〜
D7の全てのとットデータが送信されたか否かが判断さ
れ、そうでないときには前記ステップn2に戻り、送信
が終了したときにはステップn4に移る。
FIG. 3 is a flowchart for explaining the data transmission operation of the sub microcomputer 32. step n
At step n2, an initialization operation is performed, and at step n2, only one bit of data is transmitted at the timing of the predetermined time W1. In step n3, data bit DO~
It is determined whether or not all the dot data of D7 has been transmitted. If not, the process returns to step n2, and when the transmission is completed, the process moves to step n4.

ステップn4またはn5で、次に送信すべきデータが、
アナログ/デジタル変換器35または入力インタフェイ
ス回路36から読込まれると前記ステップn2に戻る。
In step n4 or n5, the data to be transmitted next is
When the data is read from the analog/digital converter 35 or the input interface circuit 36, the process returns to step n2.

このようにして、読込まれたデータが、前記予め定める
時間Tlに亘って送信される。なお、主マイクロコンピ
ュータ31の送信動作も、この副マイクロコンピュータ
32の送信動作と同様の手順で行われる。
In this way, the read data is transmitted over the predetermined time Tl. Note that the transmission operation of the main microcomputer 31 is also performed in the same procedure as the transmission operation of the sub microcomputer 32.

第4図は、主マイクロコンピュータ31のデータ受信動
作を説明するためのフローチャートである。ステップm
1では初期化動作が行われ、ステップm2では、前記単
位ビット当りのデータの送信時間W1の中央のタイミン
グとなるように、2m5ee毎にデータのサンプリング
が行われる。ステップm3では、前記ステップm2でサ
ンプリングされたデータがレジスタに格納され、ステッ
プm4では、全てのデータビットDO〜D7のビットデ
ータが受信されたか否かが判断され、そうでないときに
は前記ステップm2に戻り、そうであるときにはステッ
プm5に移る。
FIG. 4 is a flowchart for explaining the data receiving operation of the main microcomputer 31. step m
In Step 1, an initialization operation is performed, and in Step m2, data sampling is performed every 2m5ee so as to be at the center timing of the data transmission time W1 per unit bit. In step m3, the data sampled in step m2 is stored in a register, and in step m4, it is determined whether all data bits DO to D7 have been received, and if not, the process returns to step m2. , if so, the process moves to step m5.

ステップm5では、前記ステップm2〜m4でのデータ
の受信結果に基づいて、前記開始ビットDaから次のデ
ータの開始ビットDalまでの検出所要時間Tlaを計
算する。ステップm6では、前記ステップm5で求めら
れた時間Tlaが、前記予め定める基準伝送時間α以上
、かつβ以下であるか否かが判断され、そうであるとき
にはステップm7で副マイクロコンピュータ32が正常
であると判断されて他の動作に移り、そうでないときに
はステップm8で副マイクロコンピュータ32が異常で
あると判断されて、ステップm 9で前記リセット信号
の出力などのフェイルセーフ動作が行われた後、他の動
作に移る。
In step m5, the detection required time Tla from the start bit Da to the start bit Dal of the next data is calculated based on the data reception results in steps m2 to m4. In step m6, it is determined whether the time Tla obtained in step m5 is greater than or equal to the predetermined reference transmission time α and less than β. If so, step m7 determines whether the sub microcomputer 32 is normal. If it is determined that there is, the process moves to another operation, and if not, it is determined in step m8 that the sub microcomputer 32 is abnormal, and after a fail-safe operation such as outputting the reset signal is performed in step m9, Move on to other actions.

このように本発明に従う制御装置11では、副マイクロ
コンピュータ32から予め定める形式で送信されたデー
タを主マイクロコンピュータ31て受信し、その受信さ
れたデータに基づいて、単位データ長当りのデータの受
信に要した時間T1aを検出するゆこの検出所要時間T
laが、副マイクロコンピュータ32の正常動作時にお
ける伝送時間T1から予め定める範囲で設定された基準
伝送時間α以上、かつβ以下であるか否かに基づいて異
常検出を行うようにしたので、マイクロコンピュータ3
1.32に異常検出のプこめの専用の信号端子を設ける
必要がなく、端子数を削減することができる。
As described above, in the control device 11 according to the present invention, the main microcomputer 31 receives data transmitted from the sub-microcomputer 32 in a predetermined format, and based on the received data, receives data per unit data length. Time T1a required for detection of Yuko
Abnormality detection is performed based on whether la is greater than or equal to the reference transmission time α and less than β, which is set within a predetermined range from the transmission time T1 during normal operation of the sub microcomputer 32. computer 3
1. There is no need to provide a dedicated signal terminal for abnormality detection at 32, and the number of terminals can be reduced.

発明の効果 以上のように本発明によれば、協働して演算動作を行う
複数のマイクロコンピュータ間で伝送されるデータの形
式を予め設定しておき、一方のマイクロコンピュータは
、予め定めるデータ長のデータの受信に要した検出所要
時間に基づいて、他方のマイクロコンピュータの異常検
出を行うようにしなので、専用の信号端子を設けること
なく異常検出を行うことができ、マイクロコンピュータ
の端子数を削減することができる。
Effects of the Invention As described above, according to the present invention, the format of data to be transmitted between a plurality of microcomputers that cooperate to perform arithmetic operations is set in advance, and one microcomputer transmits data of a predetermined data length. Since abnormality detection is performed in the other microcomputer based on the detection time required to receive data from the other microcomputer, abnormality detection can be performed without providing a dedicated signal terminal, reducing the number of microcomputer terminals. can do.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例の異常検出方式が用いられる
制御装置11の電気的構成を示すブロック図、第2図は
制御装置11内のマイクロコンピュータ31.3211
でのデータの伝送形式を示す図、第3図はマイクロコン
ピュータ31.32のデータ送信動作を説明するための
フローチャート、第4図は主マイクロコンピュータ31
のデータ受信動作を説明するためのフローチャート、第
5図は従来技術の異常検出方式が用いられる制御装置1
の電気的構成を示すブロック図である。 11・・・制御装置、12〜19 センサ、2122・
・・アクチュエータ、31.32 ・マイクロコンピュ
ータ、40・・暴走検出回路
FIG. 1 is a block diagram showing the electrical configuration of a control device 11 in which an abnormality detection method according to an embodiment of the present invention is used, and FIG. 2 shows a microcomputer 31.3211 in the control device 11.
3 is a flowchart for explaining the data transmission operation of the microcomputer 31, 32, and FIG. 4 is a diagram showing the data transmission format of the main microcomputer 31.
FIG. 5 is a flowchart for explaining the data reception operation of the control device 1 in which the conventional abnormality detection method is used.
FIG. 2 is a block diagram showing the electrical configuration of FIG. 11... Control device, 12-19 Sensor, 2122.
・・Actuator, 31.32 ・Microcomputer, 40・・Runaway detection circuit

Claims (1)

【特許請求の範囲】 複数のマイクロコンピュータが協働して演算動作を行い
、一方のマイクロコンピュータが他方のマイクロコンピ
ュータの異常を検出するマイクロコンピュータの異常検
出方式において、 前記他方のマイクロコンピュータは予め定めるデータ長
でデータの送信を行い、 前記一方のマイクロコンピュータは、前記予め定めるデ
ータ長のデータの受信に要した時間を検出し、その検出
所要時間と、前記予め定めるデータ長のデータの伝送に
要する基準伝送時間とを比較し、その比較結果に基づい
て他方のマイクロコンピュータの異常検出を行うことを
特徴とするマイクロコンピュータの異常検出方式。
[Claims] In a microcomputer abnormality detection method in which a plurality of microcomputers cooperate to perform arithmetic operations and one microcomputer detects an abnormality in the other microcomputer, the other microcomputer is determined in advance. The one microcomputer detects the time required to receive the data of the predetermined data length, and calculates the detection time and the time required to transmit the data of the predetermined data length. An abnormality detection method for a microcomputer, characterized by comparing the transmission time with a reference transmission time and detecting an abnormality in the other microcomputer based on the comparison result.
JP2026760A 1990-02-05 1990-02-05 Abnormality detection system of microcomputer Pending JPH03230229A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2026760A JPH03230229A (en) 1990-02-05 1990-02-05 Abnormality detection system of microcomputer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2026760A JPH03230229A (en) 1990-02-05 1990-02-05 Abnormality detection system of microcomputer

Publications (1)

Publication Number Publication Date
JPH03230229A true JPH03230229A (en) 1991-10-14

Family

ID=12202241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2026760A Pending JPH03230229A (en) 1990-02-05 1990-02-05 Abnormality detection system of microcomputer

Country Status (1)

Country Link
JP (1) JPH03230229A (en)

Similar Documents

Publication Publication Date Title
US5454095A (en) Multi-processor system in which at least two processors access the same memory
US4366794A (en) Fuel injection control method for internal combustion engines
JP3307215B2 (en) Failure diagnosis device for vehicle electronic control unit
US20060293833A1 (en) Electronic control apparatus
US6062199A (en) Method for controlling knocking in multicylinder internal combustion engines
US5991686A (en) Vehicle electronic control using one A/D converter for time-synchronous and time-asynchronous A/D converter
JPH06236352A (en) Data communication device
GB2213608A (en) Fault diagnosis system for a motor vehicle
JPH03230229A (en) Abnormality detection system of microcomputer
US4428348A (en) Digital control system for an internal combustion engine
US5737630A (en) Communication device for synchronized serial communication
JP3339763B2 (en) Analog / digital converter
JP3249710B2 (en) Analog / digital converter
US20060200301A1 (en) Engine control method and device
JP3938858B2 (en) Electronic control device for vehicle
US4996964A (en) Backup apparatus for ignition and fuel system
JPH0577874B2 (en)
JPH06213063A (en) Electronic control unit for vehicle
JPH09126954A (en) Automotive electronic control unit
JP3271270B2 (en) Data communication device
JP3348532B2 (en) Data communication device for engine control
JPS5829243A (en) Signal monitoring device of transmission system
JP4073184B2 (en) Engine control device
US20030056762A1 (en) Method and arrangement for monitoring the drive of an actuator
JPH05128065A (en) Data communication equipment