JPH03230754A - スイッチング電源装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は産業用や民生用の電子機器に直流安定化電圧を
供給するスイッチング電源装置に関するものである。

従来の技術 スイッチング電源装置は電子機器の低価格化・小型化・
高性能化・省エネルギー化に伴いより小型で出力の安定
性が高く高効率なものが強く求められており、第４図に
示すような回路構成の回生制御型スイッチング電源装置
が提案されている。

第４図、第５図を参照にして説明を行う。

第４図において、１は商用ＡＣ電圧を整流した直流電圧
もしくは直流電源であり、２はトランスで１次巻線２ａ
、１次バイアス巻線２ｂ、２次巻線２ｃ、２次巻線２ｃ
に巻き上げて作られた２次バイアス巻線２ｄを備えてお
り、３は第１のスイッチング素子で電界効果トランジス
タ（以下ＦＥＴという）で、３ａはＦＥＴ３の寄性ダイ
オード、３ｂはＦＥＴ３のチャンネルを示しソースを直
流電源１のマイナス側へ、ドレインをトランス２の１次
巻線２ａの一端に接続したものであり、ＦＥＴ３のオン
期間にＦＥＴ３のチャンネル３ｂを介してトランス２に
エネルギーを貯えるとともにＦＥＴ３の胃性ダイオード
３ａを介してトランス２に貯゛えられたエネルギーを直
流電源１に電力回生する。４は抵抗４１．４２，４３．
コンデンサ４４゜４５、ツェナーダイオード４６．バイ
ポーラ型トランジスタ（以下ＢＰＴという）４７からな
る同期発振回路でありＦＥＴ３を求められたオン期間で
動作させるとともにＦＥＴ３のオフ期間をトランス２の
１次バイアス巻線２ｂの誘起電圧の極性が反転するまで
持続するようにオフ動作させ、このオン・オフ動作の繰
返しにより発振を続けるものである。５は第２のスイッ
チ素子でＦＥＴよりなり、５ａはＦＥＴ５の胃性ダイオ
ード、５ｂはＦＥＴ５のチャンネルを示し、ソースをト
ランス２の２次巻線２ｃの一端へ、ドレインを平滑コン
デンサ６へ接続したものであり、ＦＥＴ３のオン期間に
貯えられたトランス２のエネルギーがＦＥＴ３のオフ期
間にトランス２の２次巻線２ｃを介してＦＥＴ５の胃性
ダイオード５ａから平滑コンデンサ６に放出された後、
今度は逆に平滑コンデンサ６からＦＥＴ５のチャンネル
５ｂを介してトランス２の２次巻線２ｃに２次電流を流
す逆流期間を制御回路７により制御される。７は抵抗７
１゜７２．７３．７４．誤差増幅器７５．基準電圧７６
゜ＢＰＴ７７からなるＦＥＴ５の制御回路であり、出力
電圧Ｖｏを検出し基準電圧７６と比較して基準電圧７６
よりも高い時はＢＰＴ７７のコレクタ電流を制御し抵抗
７１での電圧降下を小さ（することによりＦＥＴ５のゲ
ート・ソース間電圧を高（し、逆に基準電７６よりも低
い時はＢＰＴ７７のコレクタ電流を流し、抵抗７１での
電圧降下を大きくすることによりＦＥＴ５のゲート・ソ
ース間電圧を低くすることで、２次電流を流す逆流期間
を変化させる。又、第５図において（ａ）はＦＥＴ３の
両端電圧波形ＶＤＳＩを示しており、（ｂ）はトランス
２の１次巻線２ａに流れる１次電流１０１を示しており
、（Ｃ）は同期発振回路４の駆動パルス波形ＶＧＳＩを
示しており、（ｄ）はＦＥＴ５の両端電圧波形ＶＯ５２
を示しており、（ｅ）はトランス２の２次巻線２Ｃに流
れる２次電流波形ＩＤ２を示しており、（ｆ）はＦＥＴ
５の駆動パルス波形Ｖ　ＧＳ２を示しており、オフ期間
中で斜線で示した期間がトランス２の２次巻線２ｃに２
次電流を流す逆流期間を示している。

まず、同期発振回路４により決められたオン期間で動作
するＦＥＴ３のオン期間にトランス２の１次巻線２ａを
介して流れる１次電流ｒｏｔによりトランス２に磁束が
発生しエネルギーが蓄積される。この時トランス２の２
次巻線２ｃ、２ｄに誘起電圧が発生するがＦＥＴ５の胃
性ダイオード５ａを逆バイアスする方向に電圧が印加さ
れるように構成されるとともにＦＥＴ５のゲート・ソー
ス間の逆電圧が印加されＦＥＴ５がオフするように構成
されている。

但し、 Ｎｏはトランス２の２次バイアス巻線 ２ｄの巻線数 Ｎｐはトランス２の１次巻線２ａの巻線数 ＶＩＮは直流電源１の電圧 ＶＧＳ（ｍａｘ＋はＦＥＴ５の絶対最大ゲート・ソース
間電圧 である。

次に同期発振回路４のオフ信号でＦＥＴ３がオフすると
トランス２の１次巻線２ａにフライバック電圧が発生す
ると同時にトランス２の２次巻線２ｃ。

２ｄにもフライバック電圧が発生しＦＥＴ５の胃性ダイ
オード５ａを順バイアスする方向に電圧が印加されるた
め、トランス２に蓄積されたエネルギーかトランス２の
２次巻’１Ａ２ｃを介して２次電流として放出され、平
滑コンデンサ６により平滑されて出力電圧Ｖｏとして出
力端に供給される。

この時ＦＥＴ５のゲート・ソース間電圧Ｖ　ＧＳ２は時
定数１．（１＋　１つで制御回路７で制御さＣＲ７＋　
　　Ｒ？２ ｎた ＶＧＳ２ となる電圧まで充電され、ＦＥＴ５はオンとなる。

但し、ＣはＦＥＴ５の入力容量 Ｒ７１は抵抗７１の抵抗値 Ｒ７２は抵抗７２の抵抗値 Ｎｏはトランス２の２次巻線２ｄの巻線数 Ｎｓはトランス２の２次巻線２ｃの巻線数 Ｖｏは出力電圧 ＶＦ５はＦＥＴ５の胃性ダイオード５ａの順方向電圧 Ｉ　Ｃ７７はＢＰＴ７７のコレクタ電流ＶＧＳ２（ｌｌ
ａｘ）はＦＥＴ５の絶対最大ゲート・ソース間電圧であ
る。

トランス２に蓄積されたエネルギーがすべて放出され２
次電流がゼロになると、すでにオンしているＦＥＴ５の
チャンネル５ｂを介して平滑コンデンサ６の両端電圧、
すなわち、出力電圧Ｖｏがトランス２の２次巻線２ｃに
印加されるため、平滑コンデンサ６より逆方向に２次電
流が流れ、トランス２には前記とは逆方向の磁束が発生
しエネルギーが蓄積される。この状態ではトランス２の
各巻線に発生する誘起電圧の極性は変化しないため、ト
ランス２の１次バイアス巻線２ｂのフライバック電圧も
変化せず同期発振回路４はＦＥＴ３のオフ期間を持続さ
せる。制御回路７によりＦＥＴ５のゲート・ソース間電
圧すなわちオン期間が制御されており、ＦＥＴ５がオフ
するとトランス２の各巻線に発生する誘起電圧は極性が
反転するため、トランス２の２次巻線２ｃに発生する誘
起電圧はＦＥＴ５の胃性ダイオード５ａを逆バイアスし
、ＦＥＴ５もオフしているため２次巻線電流は流れな（
なりトランス２の１次巻線２ａに発生する誘起電圧はＦ
ＥＴ３との接続端を負電圧に、直流電源１との接続端を
正電圧にする方向に発生するためＦＥＴ３の胃性ダイオ
ード３ａを介して直流電源１を充電する方向に１次電流
１０１が流れオフ期間中に蓄積されたトランス２のエネ
ルギーを直流電源１に電力回生を行う。この時にトラン
ス２の１次バイアス巻線２ｂに発生する誘起電圧の極性
も反転するため同期発振回路４は、ＦＥＴ３をオンさせ
る。オフ期間にトランス２に蓄積されたエネルギーがす
べて放出され、１次電流がゼロになると、すでにオンし
ているＦＥＴ３を介して直流電源１より前記とは逆方向
の１次電流が流れて、トランス２に磁束が発生しエネル
ギーが蓄積される。この状態ではトランス２の各巻線に
発生する誘起電圧の極性は変化せず、同期発振回路４に
よりＦＥＴ３はオンを持続する。同期発振回路４により
決められたオン期間で動作するＦＥＴ３がオフすると、
トランス２に蓄積されたエネルギーはトランス２の２次
巻線２ｃを介して２次電流として放出される。

これらの動作を繰返すことで、出力電圧ＶＯは出力端に
供給される。

さらに出力電圧Ｖｏが安定に制御される動作について詳
しく説明する。第５図に各動作波形を示しているが、回
期発振回路４の駆動パルス波形ＶＧＳ＋のオフ期間（ｔ
＋〜ｔ３）をＴＯＦＦとし、そのうち２流電流１０２の
逆流期間（ｔ２〜ｔ３）をＴ　’ＯＦＦとし、一方同期
発振回路４の駆動パルス波形ＶＧＳ＋　のオン期間（ｔ
３〜ｔ５）をＴＯＮとし、そのうち１次電流ＩＤＩの回
生期間をＴδＮとすると、出力電流１０は で表わされ、出力電圧ｖｏは で表わされる。

但し、ＬＳはトランス２の２次巻線２ｃのインダクタン
ス値 ＮＳはトランス２の２次巻線２ｃの巻線数 ＮＰはトランス２の１次巻線２ａの巻線数 Ｔは発振周期で、Ｔ　＝　ＴＯＮ＋　ＴＯＦＦＶＩＮは
直流電源１の電圧 である。

すなわち、オン期間ＴＯＮは、同期発振回路４で決めら
れた一定値に保たれているため、出力電圧ＶＯが一定で
あれば、オフ期間Ｔ　ＯＦＦ　も一定となり、発振周期
Ｔも一定となるが、逆流期間Ｔ’ＯＦＦは制御回路７に
より制御されるＦＥＴ５で変化でき、出力電流１ｏが変
化すると、出力電圧ｖｏが一定であれば、逆流期間Ｔ　
ＯＦＦを変化するこ七で制御可能となる。さらに直流電
源ｌの電圧変化に対しても、逆流期間Ｔ’ＯＦＦを変化
させることでＩ１１御可能となる。

第５図において点線は、出力電流１ｏがゼロの時で無負
荷時を示し、逆流電流が最大でＴ　’０ＦＦ−上Ｔ　Ｏ
ＦＦとなり、実線は出力電流Ｉｏが最大の時で最大負荷
時を示し、逆流電流がゼロでＴ’０ＦＦ＝Ｏとなる。

発明が解決しようとする課題 上述のような現在提案されている回路構成では、 （１）第２のスイッチング素子であるＦＥＴ５のゲート
・ソース間印加電圧が、抵抗の電圧降下を利用して制御
されているため、制御回路の損失が大きくなるとともに
ＦＥＴ５のターン・オフが、決められたゲート・ソース
間印加電圧による逆流電流を流し、それ以上流せなくな
る。すなわち、ＦＥＴの飽和特性を利用したターン・オ
フであるためＦＥＴ５のスイッチング損失が大きくなる
。

（２）出力電流による制御においては、ＦＥＴ３の一定
のオフ期に逆流電流が流れる逆流期間Ｔ　’ＯＦＦを制
御するため、無負荷時において”ｒ’ｏＦＦ−ＡＴｏＦ
ｐとなり、逆流電流が最大となることから、ＦＥＴ５の
ゲート・ソース間には、Ｒｏｎ損失を小さ（するために
最大逆電流を十分ドライブできるゲート電圧をＦＥＴ５
をＦＥＴ３のオフ時から２　Ｔ　’　ＯＦ　Ｆ以内に印
加する必要がある。すなわち、 ＶＧＳ２（Ｉ　Ｄ２Ｒ） とする必要がある。

但し、ＶＧＳ２はＦＥＴ５のゲート・ソース間電圧、 ＮＧはトランス２の２次バイアス巻線 ２ｄの巻線数、 ＮＳはトランス２の２次巻線２ｃの巻 線数、 Ｖｏは出力電圧、 ＶＦ５はＦＥＴ５の胃性ダイオード５ａの順方向電圧、 Ｒ７１は抵抗７１の抵抗値 Ｒ７２：抵抗７２の抵抗値、 ！　Ｄ２Ｒは最大逆流電流、 ＶＧＳ２　（ＩＤ２Ｒ）はＦＥＴ５の特性で決定される
最大逆流電流Ｉ　Ｄ２Ｒをドライブするのに必要なゲー
ト・ソース関電 圧、 ＣはＦＥＴ５の入力容量である。

又最大負荷時においては、Ｔ’ｏｐｐ＝Ｏとなり、逆流
電流がゼロとなることから、ＦＥＴ５のゲート・ソース
間電圧ＶＯ５２をＦＥＴ３のオフ期間中ゼロにする必要
がある。すなわち とする必要がある。

但し、ｖＳ９ｔ７７はＦＥＴ５のゲート・ソース間をゼ
ロにするコレクタ電流を流した ときのＢＰＴ７７の飽和電圧である。

さらに、ＦＥＴ３のオン時にＦＥＴ５のゲート・ソース
間には逆電圧が印加されることから、ＦＥＴ５のゲート
・ソース間逆電圧保護の必とする必要がある。

但し、ＶＧＳ２（＋＋＋ａｘ）はＦＥＴ５のゲート・ソ
ース間絶対最大電圧である。

以上の制限のもとに抵抗Ｒ７１、Ｒ７２、Ｒ７３を設定
すると、 ■　抵抗Ｒ？＋　、　Ｒ？２　、　Ｒ７３の損失が大き
い。

■　トランス２の２次巻線間電圧を高く設定することが
できず、制御平衡状態において、ＦＥＴ５のゲート電圧
が低くなり、Ｒｏｎ損失が大きくなる。

■　ＦＥＴ５のオフ時にはゲートに蓄積された電荷が抵
抗７１を介して放電するため、放電時間すなわちターン
・オフ時間が遅くなり、ＦＥＴ５のスイッチング損失が
大きくなる。

■　大出力化においては、ＦＥＴ５の電流定格の大きな
ものが使用され、入力容量が増加する。

このため、抵抗７１，７２．７３の抵抗値を小さくしな
ければならず、これにより抵抗の損失が著しく増加する
とともに制御電流すなわち、ｎｐｎ型ＢＰＴ７７のコレ
クタ電流が大きくなり、制御回路７のドライブ能力のア
ップによる使用素子の大型化及び損失の増加により、ス
イッチング電源装置の大出力化が困難である。

■　高周波化においては、高周波化に伴い、ＦＥＴ３の
オフ期間が短かくなるため抵抗７１．７２゜７３の抵抗
値を小さくしなければならず、これにより上述（４）の
ように、抵抗の損失増加と、制御回路７の大型及び損失
増加により高周波化が困難である。

といった多くの課題があり、スイッチング電源装置とし
ての高効率化、高周波化、大出力化が困難であった。

本発明は、このような課題を解決するものでＦＥＴのゲ
ート・ソース間に一定のゲート電圧を印加する時間を制
御することで、ＦＥＴのスイッチング損失の低減、抵抗
損失の低減、大出力化、高周波化が可能となる制御回路
を備えたスイッチング電源装置を提供するものである。

課題を解決するための手段 上述の課題を解決するために本発明は第２のスイッチン
グ素子のゲート・ソース間にｐｎｐ型ＢＰＴのエミッタ
をゲートにコレクタをソースに接続し、前記ｐｎｐ型Ｂ
ＰＴのベース・エミッタ間にコンデンサとダイオードの
並列回路をアノード側をベースに、カソード側をエミッ
タに接続し前記ｐｎｐ型ＢＰＴのベースをｎｐｎ型ＢＰ
Ｔ７７のコレクタに接続し、ｎｐｎ型ＢＰＴ７７のコレ
クタ電流により前記コンデンサの充電時間を制御し、す
なわち前記ｐｎｐ型ＢＰＴをオン・オフ時間を制御する
ことでＦＥＴのゲート・ソース間電圧の印加時間を制御
できる構成とするものである。

作用 この構成により、コンデンサの充電電流を制御する。す
なわち前期ｐｎｐ型ＢＰＴのオン・オフ期間を制御する
ことにより、第２のスイッチング素子のゲート電圧印加
時間が制御で、その制御電流も小さくすることができ制
御回路の損失低減がでる。又前記ｐｎｐ型ＢＰＴのオン
・オフによるドライブ電圧の印加を行うためＢＰＴのオ
フ時にｐｎｐ型ＢＰＴのオフ時にトランス２の２次バイ
アス巻線２ｃで設定した電圧を直接印加できるため十分
なドライブ電圧を供給できるとともに、前記ｐｎｐ型Ｂ
ＰＴのオン時にゲート蓄積電荷を前記ｐｎｐ型ＢＰＴの
エミッタを介して放電されるため、スイッチング損失の
低減も可能で、さらに大出力化、高周波化に対しても抵
抗の抵抗値で容易に行うことが可能となり、スイッチン
グ電源装置の高効率化、大出力化、高周波化を行うこと
ができる。

実施例 第１図は本発明の一実施例によるスイッチング電源装置
の回路構成図である。第１図、第２図を参照にして説明
を行う。第１図において第４図と同じものは同一の符号
を記す。１は商用ＡＣ電圧を整流した直流電圧もしくは
直流電源であり、２はトランスで１次巻線２ａ、１次バ
イアス巻線２ｂ。

２次巻線２ｃ、２次巻線２Ｃに巻き上げて作られた２次
バイアス巻線２ｄを備えており、３は第１のスイッチン
グ素子であるＦＥＴで、３ａはＦＥＴ３の胃性ダイオー
ド、３ｂはＦＥＴ３のチャンネルを示しソースを直流電
源１のマイナス側へ、ドレインをトランス２の１次巻線
２ａの一端に接続したものであり、ＦＥＴ３のオン期間
にＦＥＴ３のチャンネル３ｂを介して、トランス２にエ
ネルギーを貯えるとともにＦＥＴ３の胃性ダイオード３
ａを介してトランス２に貯えられたエネルギーを直流電
源１に電力回生する。４は抵抗４１．４２゜４３、コン
デンサ４４．４５．ツェナーダイオード４６．８ＰＴ４
７からなる同期発振回路であり、ＦＥＴ３を決められた
オン期間で動作させるとともに、ＦＥＴ３のオフ期間を
トランス２の１次バイアス巻線２ｂの誘起電圧の極性が
反転するまで持続するようにオフ動作させ、このオン・
オフの繰返しにより発振を続けるものである。５は第２
のスイッチング素子のＦＥＴで５ａはＦＥＴ５の胃性ダ
イオード、５ｂはチャンネルを示しＦＥＴ３のオン期間
に貯えられたトランス２のエネルギーがＦＥＴ３のオフ
期間にトランス２の２次巻線２ｃを介してＦＥＴ５の胃
性ダイオード５ａから平滑コンデンサ６に放出しされた
後、今度は逆に平滑コンデンサ６からＦＥＴ５のチャン
ネル５ｂを介してトランス２の２次巻線２Ｃに２次電流
を流す逆流期間を制御回路７により制御される。７は抵
抗７１．７４．８１．誤差増幅器７５．基準電圧７６、
ｎｐｎ型ＢＰＴ７７、ｐｎｐ型ＢＰＴ８２、コンデンサ
８３．ダイオード８４からなるＦＥＴ５の制御回路であ
り、出力電圧ｖｏを検出し、基準電圧７６と比較して、
基準電圧７６よりも高い時はｎｐｎ型ＢＰＴ７７のコレ
クタ電流を制御しｐｎｐ型ＢＰＴ８２をオフさせ、ＦＥ
Ｔ５をオンさせることで２次電流の逆流期間を長くし、
逆に基準電圧７６より低い時はｎｐｎ型ＢＰＴ７７のコ
レクタ電流を流し、ＢＰＴ８２のベース電位をさげｐｎ
ｐ型ＢＰＴ８２をオンさせ、ＦＥＴ５をオフさせること
で２次電流の逆流期間を短がくする。このようにして、
ｎｐｎ型ＢＰＴ７７のコレクタ電流により、コンデンサ
８３の電位すなわちｐｎｐ型ＢＰＴ８２のベース電位を
スレッシュ電圧まで充電する時間を制御することにより
、ＦＥＴ５のゲート電圧の印加時間を制御でき、２次電
流の逆流期間を変化させることが可能である。

又、第２図において、第５図と同じものは同一の符号を
記す。（ａ）はＦＥＴ３の両端電圧波形ＶＯＳ＋を示し
ており、（ｂ）はトランス２の１次巻線２ａに流れる１
次電流波形Ｉ旧を示しており、（Ｃ）は同期発振回路４
の駆動パルス波形ＶＧＳＩ　を示しており、（ｄ）はＦ
ＥＴ５の両端電圧波形ＶＤＳ２を示しており、（ｅ）は
トランス２の２次巻線２Ｃに流れる２次電流波形ＩＤ２
を示しており、（ｆ）はＦＥＴ５の駆動パルス波形Ｖ　
ＧＳ２を示しており、ＦＥＴ３のオフ期間中で斜線で示
した期間がトランス２の２次巻＆ｌｌ２ｃに２次電流を
流す逆流期間を示している。

まず、同期発振回路４により決められたオン期間で動作
するＦＥＴ３のオン期間にトランス２の１次巻線２ａを
介して流れる１次電流１０１によりトランス２に磁束が
発生し、エネルギーが蓄積される。この時トランス２の
２次巻線２ｃ、２ｄに誘起電圧が発生するＦＥＴ５の胃
性ダイオード５ａを逆バイアスする方向に電圧が印加さ
れるように構成されるとともに、ＦＥＴ５のゲート・ソ
ース間には、 ＶＧＳ２＝　　（Ｖｒｅ４＋Ｖｃｓｓｎ）舛１．４［Ｖ
］の逆電圧が印加されＦＥＴ５がオフするように構成さ
れている。

但し、ＶＦ８４はダイオード８４の順方向電圧、ＶＣＥ
８２はＢＰＴ８２のコレクター・ベース間電圧でこの状
態ではＰＮ接合の順方向電圧となる。

次に同期発振回路４のオフ信号でＦＥＴ３がオフすると
トランス２の１次巻線２ａにフライバック電圧が発生す
ると同時にトランス２の２次巻締２ｃ、２ｄにもフライ
バック電圧が発生し、ＦＥＴ５の胃性ダイオード５ａを
順バイアスする方向に電圧が印加されるため、トランス
２に蓄積されたエネルギーがトランス２の２次巻線２ｃ
を介して２次電流として放出され、平滑コンデンサ６に
より平滑されて出力電圧Ｖｏとして出力端に供給され、
ＦＥＴ５はオンとなる。

但し、ＣはＦＥＴ５の入力容量、 Ｎｏはトランス２の２次巻線２ｄの巻線数、 Ｎｓはトランス２の２次巻線２ｃの巻線数、 Ｖ　Ｆ　５　ａはＦＥＴ５の胃性ダイオード５ａの順方
向電圧、 ｖｏは出力電圧 Ｃ８２はコンデンサ８２の容量、 Ｒ７１は抵抗７１の抵抗値、 ＶＧＳ２ｕ＋＋ａｘ）はＦＥＴ５の絶対最大ゲート・ソ
ース間電圧 である。

トランス２に蓄積されたエネルギーがすべて放出され２
次電流がゼロになると、すでにオンしているＦＥＴ５の
チャンネル５ｂを介して平滑コンデンサ６の両端電圧、
すなわち、出力電圧Ｖｏがトランス２の２次巻線２Ｃに
印加されるため、平滑コンデンサ６より逆方向に２次電
流が流れ、トランス２には前記とは逆方向の磁束が発生
しエネルギーが蓄積される。この状態ではトランス２の
各巻線に発生する誘起電圧の極性は変化しないため、ト
ランス２の１次バイアス巻１２ｂのフライバック電圧も
変化せず同期発振回路４はＦＥＴ３のオフ期間を持続さ
せる。

制御回路７によりＦＥＴ５のゲート・ソース間電圧、す
なわちオン期間が制御されており、ＦＥＴ５がオフする
とトランス２の各巻線に発生する誘起電圧は極性が反転
するため、トランス２の２次巻線２ｃに発生する誘起電
圧はＦＥＴ５の胃性ダイオード５ａを逆バイアスし、Ｆ
ＥＴ５もオフしているため２次巻線電流は流れなくなり
トランス２の１次巻線２ａに発生する誘起電圧はＦＥＴ
３との接続端を負電圧に、直流電源１との接続端を正電
圧にする方向に発生するためＦＥＴ３の胃性ダイオード
３ａを介して直流電源１を充電する方向に１次電流１０
１が流れオフ期間中に蓄積されたトランス２のエネルギ
ーを直流電源１に電力回生を行う。この時にトランス２
の１次バイアス巻線２ｂに発生する誘起電圧の極性も反
転するため同期発振回路４はＦＥＴ３をオンさせる。オ
フ期間にトランス２に蓄積されたエネルギーがすべて放
出され１次電流がゼロになるとすでにオンしているＦＥ
Ｔ３を介して直流電源１より前記とは逆方向の１次電流
が流れてトランス２に磁束が発生しエネルギーが蓄積さ
れる。この状態ではトランス２の各巻線に発生する誘起
電圧の極性は変化せず、同期発振回路４によりＦＥＴ３
はオンを持続する。同期発振回路４により決められたオ
ン期間で動作するＦＥＴ３がオフするとトランス２に蓄
積されたエネルギーはトランス２の２次巻線２ｃを介し
て２次電流として放出される。

これらの動作を繰返すことで、出力電圧Ｖｏは出力端に
供給される。

さらに出力電圧Ｖｏが安定に制御される動作について詳
しく説明する。第２図に各動作波形を示しているが、同
期発振回路４の駆動パルス波形ＶＧＳＩのオフ期間（ｔ
、　〜ｔ３）をＴ　ＯＦＦとし、そのうち２流電流ＩＤ
２の逆流期間（ｔ２〜ｔ３）をＴ’ＯＦＦとし、一方同
期発振回路４の駆動パルス波形ＶＧＳ＋　のオン期間（
ｔ３〜ｔ５）をＴＯＮとし、そのうち１次電流Ｉ旧の回
生期間をＴδＮとすると、で表わされ、出力電圧ＶＯは で表わされる。

但し、Ｌｓはトランス２の２次巻線２Ｃのインダクタン
ス値、 ＮＳはトランス２の２次巻線２Ｃの巻線数、 Ｎｐはトランス２の１次巻線２ａの巻線数、 Ｔは発振周期でＴ　＝　ＴＯＮ　＋　ＴＯＦＦ、ＶＩＮ
は直流電源１の電圧、 である。

すなわち、オン期間ＴＯＮは、同期発振回路４で決めら
れた一定値に保たれているため、出力電圧Ｖｏが一定で
あればオフ期間Ｔ　ＯＦＦも一定となり、発振周期Ｔも
一定となるが、逆流期間Ｔ　’ＯＦＦは、制御回路７に
より制御されるＦＥＴ５で変化でき、出力電流１０が変
化すると、出力電圧〜′０が一定であれば、逆流期間Ｔ
　’ＯＦＦを変化することで制御可能となる。さらに直
流電源１の電圧変化に対しても、逆流期間Ｔ’ＯＦＦを
変化させることで制御可能となる。

第２図において点線は出力電流１ｏがゼロの時で無負荷
時を示し、逆流電流が最大で 大の時で、最大負荷時を示し、逆流電流がゼロでＴ’０
ＦＦ＝Ｏとなる。

第３図は本発明の他の実施例を示した回路構成図である
。第３図において第１図と同じものは同一の符号を記し
説明は省略する。第３図において、８５はｎｐｎ型ＢＰ
Ｔであり、トランス２の２次バイアス巻線２ｄをなくし
たもので、トランス２の２次巻線２ｃが、第２のスイッ
チング素子のＦＥＴ５のバイアス巻線でもある。９は抵
抗７１゜７４．８１．誤差増幅器７５．基準電圧７６、
ｎｐｎ型ＢＰＴ７７．８５．コンデンサ８３．ダイオー
ド８４からなるＦＥＴ５の制御回路であり、出力電圧ｖ
ｏを検出し、基準電圧７６と比較して、基準電圧より低
い時は、ｎｐｎ型ＢＰＴ７７にコレクタ電流を流しｎｐ
ｎ型ＢＰＴ８５のベース電位を上げｎｐｎ型ＢＰＴ８５
をオンさせＦＥＴ５をオフさせることで、２次電流の逆
流期間を短かくし、逆に基準電圧７６より高い時はｎｐ
ｎ型ＢＰＴ７７の電流を制限し、ｎｐｎ型ＢＰＴ８５を
オフさせＦＥＴ５をオンさせることで２次電流の逆流期
を長くする。このようにｎｐｎ型ＢＰＴ７７のコレクタ
電流により、コンデンサ８３の電位、すなわちｎｐｎ型
ＢＰＴ８５のベース電位をスレッシュ電圧まで充電する
時間をＩ１１御することにより、ＦＥＴ５のゲート電圧
の印加電圧を制御でき、２次電流の逆流期間を変化させ
ることが可能である。

動作は、第１図と同じであるため説明は省略する。

発明の効果 以上のように本発明によれば、コンデンサの充電電流を
制御することで第２のスイッチング素子であるＦＥＴの
ドライブ用ＢＰＴのオン・オフ期間を制御し、２次電流
の逆流期間を制御可能であるため、制御回路の損失が改
善でき、又、最大逆流電流を十分ドライブできる電圧を
ドライブ用ＢＰＴのオフ時、トランスの２次バイアス巻
線より直接印加できるとともに、ドライブ用ＢＰＴのオ
ン時にドライブ用ＢＰＴを介して放電することができ、
第２のスイッチング素子のスイッチング損失を低減する
ことができる。さらに、第２のスイッチング素子に逆電
圧が印加される時は、ドライブ用ＢＰＴのコレクタ・ベ
ース間は、ｐｎ接合の順バイアスとなっているため、こ
の順方向電圧とドライブ用ＢＰＴのベース・エミッタ間
に接続されたダイオードの順方向電圧で、すなわち、約
１．４〜・′でクランプされ第２のスイッチング素子で
あるＦＥＴのゲート・ソース間もこの値で保護される。

又、大出力化、高周波化に対しても、前記コンデンサの
容量と第２のスイッチング素子であるＦＥＴのゲートと
トランス２の２次バイアス巻線間に直列に接続された抵
抗の抵抗値により、容易にゲートの立上り時間を設定で
きるようになり、大出力化、高周波化が容易に行えるな
どの効果が得られる。

【図面の簡単な説明】

第１図は本発明のスイッチング電源装置の一実施例を示
す回路構成図、第２図は第１図の回路構成における各部
の動作波形を示す動作波形図、第３図は本発明の他の実
施例を示す回路構成図、第４図は現在提案されているス
イッチング電源装置の回路構成図、第５図は第４図の回
路構成における各部の動作波形を示す動作波形図である
。 １・・・・・・直流電源、２・・・・・・トランス、２
ａ・・・・・・１次巻線、２ｂ・・・・・・１次バイア
ス巻線、２ｃ・・・・・・２次巻線、２ｄ・・・・・・
２次バイアス巻線、３・・・・・・ＦＥＴ、３ａ・・・
・・・胃性ダイオード、３ｂ・・・・・・ＦＥＴ３のチ
ャンネル、４・・・・・・同期発振回路、５・・・・・
・ＦＥＴ、５ａ・・・・・・ＦＥＴ５の胃性ダイオード
、５ｂ・・・・・・ＦＥＴ５のチャンネル、６・・・・
・・平滑コンデンサ、７．９・・・・・・制御回路、４
１，４２．４３．７１，７２゜７３．７４・・・・・・
抵抗、４４．４５．８３・・・・・・コンデンサ、４６
・・・・・・ツェナーダイオード、４７．’７７゜８５
−−−　ｎ　ｐ　ｎ型ＢＰＴ、８２−　ｐ　ｎ　ｐ型Ｂ
ＰＴ、７５・・・・・・誤差増幅器、７６・・・・・・
基準電圧、８４・・・・・・ダイオード、ＶＤＳＩ・・
・・・・ＦＥＴ３のトレイン・ソース間電圧、Ｖａｓド
・・・・・ＦＥＴ３のゲート・ソース間電圧、ＩＤＩ・
・・・・・トランスの１次巻線２ａの電流、”ｖ’　ｏ
　ｓ　：・・・・・・ＦＥＴ５のドレイン・ソース間電
圧、Ｖａｓ＝・・・・・・ＦＥＴ５のゲート・ソース間
電圧、＋０２・・・・・・トランス２の２次巻線２ｃの
電流、Ｖｏ・・・・・・出力電圧、ｒｏ・・・・・・出
力電流。

Claims (1)

【特許請求の範囲】
1. 第１のスイッチング素子がオン・オフされ、第１のスイ
   ッチング素子がオンのとき入力電圧をトランスの１次巻
   線に印加して１次電流を流し、トランスにエネルギーを
   貯え、第１のスイッチング素子がオフのときトランスに
   貯えられたエネルギーを２次電流としてトランスの２次
   巻線より放出し、この２次電流を整流手段と平滑手段に
   より整流平滑して出力電圧を得て、トランスに貯えられ
   エネルギーをすべてトランスの２次巻線より放出した後
   に抵抗とコンデンサの時定数をコンデンサの充電電流を
   制御することにより、オン・オフ期間を制御される整流
   手段に並列に接続された第２のスイッチング素子を介し
   て出力電圧がトランスの２次巻線に印加され、第２のス
   イッチ手段により出力電圧がトランスの２次巻線に印加
   される期間を変化させることで出力電圧の制御を行うよ
   うに構成したスイッチング電源装置。