JPH03231385A - データキャリア - Google Patents
データキャリアInfo
- Publication number
- JPH03231385A JPH03231385A JP2770890A JP2770890A JPH03231385A JP H03231385 A JPH03231385 A JP H03231385A JP 2770890 A JP2770890 A JP 2770890A JP 2770890 A JP2770890 A JP 2770890A JP H03231385 A JPH03231385 A JP H03231385A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- signal
- bits
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Near-Field Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は工作機の工具や工場における部品、製品の管理
又は物流システム等の物品識別システムに用いられるデ
ータキャリアに関するものである。
又は物流システム等の物品識別システムに用いられるデ
ータキャリアに関するものである。
従来工作機の工具の管理や工場における組立搬送ライン
での部品、製品の識別等を機械化するためには工具２部
品、製品等の種々の物品を識別して管理するシステムが
必要となる。そこで特開平１−１５１８３２号のように
識別対象物にメモリを有するデータキャリアを設け、外
部からデータ伝送によってデータキャリアのメモリに必
要な情報を書込んでおき、必要に応じてその情報を読出
すようにした物品識別システムが提案されている。
での部品、製品の識別等を機械化するためには工具２部
品、製品等の種々の物品を識別して管理するシステムが
必要となる。そこで特開平１−１５１８３２号のように
識別対象物にメモリを有するデータキャリアを設け、外
部からデータ伝送によってデータキャリアのメモリに必
要な情報を書込んでおき、必要に応じてその情報を読出
すようにした物品識別システムが提案されている。
このようなデータキャリアは第８図に示すように受信用
のコイルに共振回路５１が接続され、共振回路に得られ
る信号を波形整形回路５２で波形整形し、ゲートアレイ
やＣＰＵ等で構成されるメモリ制御部５３を介してメモ
リ５４にデータを書込み、又は与えられたコマンドに基
づいてデータを読出して振動吸収回路５５によって共振
回路５１の振動を吸収することによりデータを送出する
ようにしている。
のコイルに共振回路５１が接続され、共振回路に得られ
る信号を波形整形回路５２で波形整形し、ゲートアレイ
やＣＰＵ等で構成されるメモリ制御部５３を介してメモ
リ５４にデータを書込み、又は与えられたコマンドに基
づいてデータを読出して振動吸収回路５５によって共振
回路５１の振動を吸収することによりデータを送出する
ようにしている。
（発明が解決しようとする課題）
しかしながらこのような従来のデータキャリアは比較的
容量の大きいメモリを搭載できるように構成されている
。従ってゲートアレイやＣＰＵ等によって構成されるメ
モリ制御部が複雑になり、又容量の大きいメモリを用い
るため価格を低減することができないという欠点があっ
た。従ってこのような大容量のメモリを必要とせず、小
容量、例えば数ビットから数十ビットのメモリ容量で足
りる場合には通していないという欠点があった。
容量の大きいメモリを搭載できるように構成されている
。従ってゲートアレイやＣＰＵ等によって構成されるメ
モリ制御部が複雑になり、又容量の大きいメモリを用い
るため価格を低減することができないという欠点があっ
た。従ってこのような大容量のメモリを必要とせず、小
容量、例えば数ビットから数十ビットのメモリ容量で足
りる場合には通していないという欠点があった。
又従来のデータキャリアは書込／読出制御ユニットを用
いなければデータを書込むことができず、データキャリ
アを見てもデータを識別することができないという欠点
があった。更にメモリのデータを電池でバックアップす
る必要があるため、データキャリアの寿命は電池によっ
て決定されてしまうという欠点があった。
いなければデータを書込むことができず、データキャリ
アを見てもデータを識別することができないという欠点
があった。更にメモリのデータを電池でバックアップす
る必要があるため、データキャリアの寿命は電池によっ
て決定されてしまうという欠点があった。
本発明はこのような従来のデータキャリアの問題点に鑑
みてなされたものであって、小容量化に通し書込／読出
制御ユニットを用いてデータを書込む必要がなく、デー
タキャリアに直接データを書込めるようにすることを技
術的課題とする。
みてなされたものであって、小容量化に通し書込／読出
制御ユニットを用いてデータを書込む必要がなく、デー
タキャリアに直接データを書込めるようにすることを技
術的課題とする。
本発明は複数ビットのデータを設定するデータ設定手段
と、デユーティ比が一定の断続信号を受信する共振回路
と、共振回路に得られる受信出力を平滑して波形整形す
る波形整形回路と、波形整形回路より与えられる所定デ
ユーティ比の信号に基づいてデータ設定手段からのデー
タを読出すデータ読出手段と、共振回路に接続されデー
タ読出手段より読出された信号に基づいて共振回路の残
響を制御する振動吸収回路と、を有することを特徴とす
るものである。
と、デユーティ比が一定の断続信号を受信する共振回路
と、共振回路に得られる受信出力を平滑して波形整形す
る波形整形回路と、波形整形回路より与えられる所定デ
ユーティ比の信号に基づいてデータ設定手段からのデー
タを読出すデータ読出手段と、共振回路に接続されデー
タ読出手段より読出された信号に基づいて共振回路の残
響を制御する振動吸収回路と、を有することを特徴とす
るものである。
このような特徴を有する本発明によれば、あらかじめデ
ータキャリアのデータ設定手段により直接任意のデータ
を書込んでおく。そしてデータを受信する際には、外部
より一定のデユーティ比の断続信号を与えることにより
データキャリア内で波形整形回路によって波形整形され
、そのパルスに基づいて順次データが読出される。そし
て読出された信号を共振回路に接続された振動吸収回路
に与えてその振動を吸収し、外部にデータ伝送している
。
ータキャリアのデータ設定手段により直接任意のデータ
を書込んでおく。そしてデータを受信する際には、外部
より一定のデユーティ比の断続信号を与えることにより
データキャリア内で波形整形回路によって波形整形され
、そのパルスに基づいて順次データが読出される。そし
て読出された信号を共振回路に接続された振動吸収回路
に与えてその振動を吸収し、外部にデータ伝送している
。
〔実施例］
第１図は本発明の一実施例によるデータキャリアの構成
を示すブロック図である。本図においてデータキャリア
は受信用のコイルＬとコンデンサＣとから成る共振回路
１を有しており、その一端には信号を整流する整流回路
２及びその出力レベルを検出する電圧検知回路３が接続
される。又共振回路１にはその信号を波形整形する波形
整形回路４が接続されている。波形整形回路４は与えら
れた信号を包絡線検波し所定のレベルで弁別することに
よって信号の断続に対応した受信信号を得るものであり
、その出力は立下り検出器５及び例えば８個のＤフリツ
プフロツプ（ＦＦ）６−０〜６７から成るシフトレジス
タ６に与えられる。又電圧検知回路３の出力はこれらの
ＤＦＦ６−０〜６−７にリセット信号として与えられ、
更に単安定マルチバイブレーク（ＭＭ）７に与えられる
。単安定マルチバイブレーク７は与えられたリセット信
号を所定時間遅延し、遅延信号をマルチプレクサ８０〜
８−７に与える。マルチプレクサ８−０〜８−７は８ビ
ツトのデータ設定回路９−０〜９−７の出力及び０ＦＦ
８−１〜８−７．８−００出力が夫々入力端に接続され
ており、これらの入力を選択してＤＦＦ８−〇〜８−７
に与える。データ設定回路９−０〜９−７はＤフリップ
フロップ６−０〜６−７から成るシフトレジスタ６にデ
ータを与えるものである。又シフトレジスタのＤＦＦ６
−０の出力及び立下り検出器５の出力はアンド回路１０
に与えられる。アンド回路１０はこれらの論理積信号に
基づいて振動吸収回路１１を制御するものである。振動
吸収回路１１は第１図に示すように共振回路１の両端に
接続され、外部から与えられた信号によって共振回路の
両端を短絡するものである。
を示すブロック図である。本図においてデータキャリア
は受信用のコイルＬとコンデンサＣとから成る共振回路
１を有しており、その一端には信号を整流する整流回路
２及びその出力レベルを検出する電圧検知回路３が接続
される。又共振回路１にはその信号を波形整形する波形
整形回路４が接続されている。波形整形回路４は与えら
れた信号を包絡線検波し所定のレベルで弁別することに
よって信号の断続に対応した受信信号を得るものであり
、その出力は立下り検出器５及び例えば８個のＤフリツ
プフロツプ（ＦＦ）６−０〜６７から成るシフトレジス
タ６に与えられる。又電圧検知回路３の出力はこれらの
ＤＦＦ６−０〜６−７にリセット信号として与えられ、
更に単安定マルチバイブレーク（ＭＭ）７に与えられる
。単安定マルチバイブレーク７は与えられたリセット信
号を所定時間遅延し、遅延信号をマルチプレクサ８０〜
８−７に与える。マルチプレクサ８−０〜８−７は８ビ
ツトのデータ設定回路９−０〜９−７の出力及び０ＦＦ
８−１〜８−７．８−００出力が夫々入力端に接続され
ており、これらの入力を選択してＤＦＦ８−〇〜８−７
に与える。データ設定回路９−０〜９−７はＤフリップ
フロップ６−０〜６−７から成るシフトレジスタ６にデ
ータを与えるものである。又シフトレジスタのＤＦＦ６
−０の出力及び立下り検出器５の出力はアンド回路１０
に与えられる。アンド回路１０はこれらの論理積信号に
基づいて振動吸収回路１１を制御するものである。振動
吸収回路１１は第１図に示すように共振回路１の両端に
接続され、外部から与えられた信号によって共振回路の
両端を短絡するものである。
ここでデータキャリアは操作者が任意にデータ設定回路
９よりデータを設定できるように構成されている。例え
ば設定すべきデータ８ビツトのうち後述するように最初
及び最後の２ビツトは識別コードとして用いられるため
、他の４ビツトのデータがユーザによる任意の設定デー
タとなる。そしてデータキャリア１２には第２図（ａ）
に示すようにデータ設定部分に円形の開口１３ａ−１３
ｄが設けられ、その間にワイヤが張架される。そしてそ
のワイヤの一端は電源に接続し、他端を抵抗を介して接
地すると共にマルチプレクサの入力端に夫々接続してデ
ータ設定回路９−２〜９−５とする。
９よりデータを設定できるように構成されている。例え
ば設定すべきデータ８ビツトのうち後述するように最初
及び最後の２ビツトは識別コードとして用いられるため
、他の４ビツトのデータがユーザによる任意の設定デー
タとなる。そしてデータキャリア１２には第２図（ａ）
に示すようにデータ設定部分に円形の開口１３ａ−１３
ｄが設けられ、その間にワイヤが張架される。そしてそ
のワイヤの一端は電源に接続し、他端を抵抗を介して接
地すると共にマルチプレクサの入力端に夫々接続してデ
ータ設定回路９−２〜９−５とする。
データ設定回路９−０．９−１．９−６〜９−７は識別
コードを設定するため、データキャリア１２自体には開
口部を設けずユーザが任意に設定できないようにする。
コードを設定するため、データキャリア１２自体には開
口部を設けずユーザが任意に設定できないようにする。
こうすればワイヤの切断によって極めて容易に任意のコ
ードを設定することができる。
ードを設定することができる。
又このようなワイヤの切断によるデータ設定に代えて、
第２図（ｂ）に示すようにデイツプスイッチを設け、デ
イツプスイッチによってデータを設定するようにしても
よい。ここでデータ設定回路９及びデータキャリアのデ
ータ設定部はユーザにより任意にデータを設定するデー
タ設定手段を構成しており、シフトレジスタ６、マルチ
プレクサ８−０〜８−７．立下り検出器５及びアンド回
路１０は設定されたデータを読出すデータ読出手段を構
成している。
第２図（ｂ）に示すようにデイツプスイッチを設け、デ
イツプスイッチによってデータを設定するようにしても
よい。ここでデータ設定回路９及びデータキャリアのデ
ータ設定部はユーザにより任意にデータを設定するデー
タ設定手段を構成しており、シフトレジスタ６、マルチ
プレクサ８−０〜８−７．立下り検出器５及びアンド回
路１０は設定されたデータを読出すデータ読出手段を構
成している。
次に本実施例の動作について第３図の波形図を参照しつ
つ説明する。本図において（ａ）〜（ｉ）は第１図のａ
−ｉに対応する波形図である。本実施例においてはデ
ータの書込みはユーザがワイヤの切断により設定するた
め、データの読出しのみが行われる。第３図はデータを
読出すときのタイムチャートであり、読出し時には書込
／読出制御ユニットより時刻ｔ、以後に第３図（ａ）に
示すようにデユーティ比が一定、例えば５０％の信号を
出力する。そうすれば共振回路ｌを介してその信号が受
信され、整流回路２及び電圧検知回路３を介して第３図
Ｃｂ）に示すように時刻ｔ１より所定時間遅れた時刻ｔ
２に電圧検知回路３よりリセット信号ＲＥＳがシフトレ
ジスタ６のクリア入力端子ＣＬに与えられ、シフトレジ
スタ６の全てのＤＦＦがクリアされる。
つ説明する。本図において（ａ）〜（ｉ）は第１図のａ
−ｉに対応する波形図である。本実施例においてはデ
ータの書込みはユーザがワイヤの切断により設定するた
め、データの読出しのみが行われる。第３図はデータを
読出すときのタイムチャートであり、読出し時には書込
／読出制御ユニットより時刻ｔ、以後に第３図（ａ）に
示すようにデユーティ比が一定、例えば５０％の信号を
出力する。そうすれば共振回路ｌを介してその信号が受
信され、整流回路２及び電圧検知回路３を介して第３図
Ｃｂ）に示すように時刻ｔ１より所定時間遅れた時刻ｔ
２に電圧検知回路３よりリセット信号ＲＥＳがシフトレ
ジスタ６のクリア入力端子ＣＬに与えられ、シフトレジ
スタ６の全てのＤＦＦがクリアされる。
そして第３図（Ｃ）に示すように波形整形回路４の出力
の立上り時点り、 ｔ４・・・・・−・でクロック信号
がシフトレジスタ６のクロック入力端に伝えられ、その
ときにコード設定回路９の８ビツトのデータがマルチプ
レクサ８を介して読込まれる。さて時刻すにリセットさ
れて所定時間後の時刻ｔ、には単安定マルチバイブレー
タ７より出力がマルチプレクサ８−０〜８−７の選択入
力端に与えられ、以後はシフトレジスタ６は循環モード
に入る。そして時刻ｔ。
の立上り時点り、 ｔ４・・・・・−・でクロック信号
がシフトレジスタ６のクロック入力端に伝えられ、その
ときにコード設定回路９の８ビツトのデータがマルチプ
レクサ８を介して読込まれる。さて時刻すにリセットさ
れて所定時間後の時刻ｔ、には単安定マルチバイブレー
タ７より出力がマルチプレクサ８−０〜８−７の選択入
力端に与えられ、以後はシフトレジスタ６は循環モード
に入る。そして時刻ｔ。
以後に立下り検出器５の出力により第３図（ｇ）に示す
ような立上りパルスが得られるときに、シフトレジスタ
６によりデータがシフトする。従って第３図（５）に示
すように設定されたシリアル信号が順次読出されること
となる。そしてＤＦＦ６−０からの出力と立下り検知信
号との論理積によって振動吸収回路１１が動作する。こ
のとき振動吸収回路１１は共振回路１の両端に接続され
たスイッチング素子を閉成するため、この信号が与えら
れた期間には第３図（ａ）に示すように残響は禁止され
る。
ような立上りパルスが得られるときに、シフトレジスタ
６によりデータがシフトする。従って第３図（５）に示
すように設定されたシリアル信号が順次読出されること
となる。そしてＤＦＦ６−０からの出力と立下り検知信
号との論理積によって振動吸収回路１１が動作する。こ
のとき振動吸収回路１１は共振回路１の両端に接続され
たスイッチング素子を閉成するため、この信号が与えら
れた期間には第３図（ａ）に示すように残響は禁止され
る。
従って共振回路ｌの両端は一定のデユーティ比で論理信
号がＨのときには残響があり、論理信号が０のときには
残響のない信号が得られることとなる。この信号は図示
しないリードライトヘッド側でも同様にして検出される
ため、リードライトヘッドは残響の有無に基づいてシフ
トレジスタに書込まれた信号を読出すことができる。
号がＨのときには残響があり、論理信号が０のときには
残響のない信号が得られることとなる。この信号は図示
しないリードライトヘッド側でも同様にして検出される
ため、リードライトヘッドは残響の有無に基づいてシフ
トレジスタに書込まれた信号を読出すことができる。
さて８ビツト以上を連続して読出した場合には同一のデ
ータが繰り返し出力される。データの読出しは必ずしも
８ビツト単位で行われず、データの読出しが途中で停止
した場合にもそのデータを読出すことができるようにす
る必要がある。次にこれを可能とする識別コードの構成
について説明する。データ長を例えば８ビツトとし、第
４図に示すように最初の２ビットａ、ｂ及び最後の２ビ
ットｃ、ｄを識別コードＩＤとし、その間の４ビツトは
ユーザが任意に使用できるビットとする。
ータが繰り返し出力される。データの読出しは必ずしも
８ビツト単位で行われず、データの読出しが途中で停止
した場合にもそのデータを読出すことができるようにす
る必要がある。次にこれを可能とする識別コードの構成
について説明する。データ長を例えば８ビツトとし、第
４図に示すように最初の２ビットａ、ｂ及び最後の２ビ
ットｃ、ｄを識別コードＩＤとし、その間の４ビツトは
ユーザが任意に使用できるビットとする。
ここで識別コードには以下のような制限がある。
即ち最初の識別コード「ａｂ」と最後の識別コードｒｃ
ｄ」とを一致させると循環してデータを読出すため、い
ずれか先頭の識別コードかを判別することかできなくな
る。従ってａ、ｂとｃ、 ｄとを同時に一致させるこ
とはできない。それ故前述した実施例では第２．３図に
示すようにｒａ、ｂ」ｒｃ、ｄ」としてｒｌｌ」、
’Ｏ１ｌのパターンを識別コード（ＩＤ）として用いた
場合を示している。
ｄ」とを一致させると循環してデータを読出すため、い
ずれか先頭の識別コードかを判別することかできなくな
る。従ってａ、ｂとｃ、 ｄとを同時に一致させるこ
とはできない。それ故前述した実施例では第２．３図に
示すようにｒａ、ｂ」ｒｃ、ｄ」としてｒｌｌ」、
’Ｏ１ｌのパターンを識別コード（ＩＤ）として用いた
場合を示している。
キさて書込／読出制御ユニット側ではこうして得られる
８ビツトのデータの途中から読込んでも、正確にユーザ
が書込んだデータを読出すことができるようにする必要
がある。第５図はこのようなコード識別回路の一例を示
す図である。本図において書込／読出制御ユニットはデ
ータ受信回路２１の出力を波形整形して８ビツトのシフ
トレジスタ２２に与えるようにしている。そしてその最
初の２ビツトと最後の２ビツトとを夫々デジタルコンパ
レータ２３，２４によって比較する。このコンパレータ
２３，２４にはあらかじめシフトレジスタに保持してい
た識別コード、例えば前述した実施例ではｒａｂ」−ｒ
ｌｌＪ、ｒｃｄ、１＝ｒＯ１」となるようなコンパレー
タを設け、これらの−散出力をアンド回路２５によって
検出する。又シフトレジスタ２２の中間の４ビツトの出
力端にデータを一旦保持するレジスタ２６を接続する。
８ビツトのデータの途中から読込んでも、正確にユーザ
が書込んだデータを読出すことができるようにする必要
がある。第５図はこのようなコード識別回路の一例を示
す図である。本図において書込／読出制御ユニットはデ
ータ受信回路２１の出力を波形整形して８ビツトのシフ
トレジスタ２２に与えるようにしている。そしてその最
初の２ビツトと最後の２ビツトとを夫々デジタルコンパ
レータ２３，２４によって比較する。このコンパレータ
２３，２４にはあらかじめシフトレジスタに保持してい
た識別コード、例えば前述した実施例ではｒａｂ」−ｒ
ｌｌＪ、ｒｃｄ、１＝ｒＯ１」となるようなコンパレー
タを設け、これらの−散出力をアンド回路２５によって
検出する。又シフトレジスタ２２の中間の４ビツトの出
力端にデータを一旦保持するレジスタ２６を接続する。
そうすればアンド回路２５から一致信号が得られたとき
にはシフトレジスタ２２の動作を停止してその中間の４
ビツトをレジスタ２６に退避させ、このレジスタ２６か
らシリアルデータを読出す。
にはシフトレジスタ２２の動作を停止してその中間の４
ビツトをレジスタ２６に退避させ、このレジスタ２６か
らシリアルデータを読出す。
こうすればデータキャリアのシフトレジスタに書込んだ
任意のデータを再び読出すことができる。
任意のデータを再び読出すことができる。
次に第６図は本発明の第２実施例によるデータキャリア
の構成を示すブロック図である。本図において前述した
実施例と同一部分は同一符号を付して詳細な説明を省略
する。本実施例においても共振回路１に整流回路２及び
電圧検知回路３と波形整形回路４が接続されており、波
形整形回路４の出力は立下り検出回路５に与えられる。
の構成を示すブロック図である。本図において前述した
実施例と同一部分は同一符号を付して詳細な説明を省略
する。本実施例においても共振回路１に整流回路２及び
電圧検知回路３と波形整形回路４が接続されており、波
形整形回路４の出力は立下り検出回路５に与えられる。
又波形整形回路４の出力は８ビツトのジョンソンカウン
タ３１に与えられる。８ビツトジヨンソンカウンタ３１
は入力信号に基づいて８つの入力端ビット０〜ビツト７
より順次Ｈレベルの信号を出力するものであり、その出
力はアンド回路３２〜３９を介してオア回路４０に与え
られる。アンド回路３２〜３９の他方の入力端は前述し
たデータ設定回路９が接続されている。アンド回路３２
〜３９はジョンソンカウンタ３１の各論理積出力をオア
回路４０に与える。オア回路４０はその論理和信号をア
ンド回路３１に与える。アンド回路３１は立上り検出器
５とオア回路４０の出力の論理積によって振動吸収回路
を介して共振回路１を断続させるものである。ここでジ
ョンソンカウンタ３１アンド回路３２〜３９．オア回路
４０．アンド回路４１はデータ設定部により設定された
データを順次読出すデータ読出手段を構成している。
タ３１に与えられる。８ビツトジヨンソンカウンタ３１
は入力信号に基づいて８つの入力端ビット０〜ビツト７
より順次Ｈレベルの信号を出力するものであり、その出
力はアンド回路３２〜３９を介してオア回路４０に与え
られる。アンド回路３２〜３９の他方の入力端は前述し
たデータ設定回路９が接続されている。アンド回路３２
〜３９はジョンソンカウンタ３１の各論理積出力をオア
回路４０に与える。オア回路４０はその論理和信号をア
ンド回路３１に与える。アンド回路３１は立上り検出器
５とオア回路４０の出力の論理積によって振動吸収回路
を介して共振回路１を断続させるものである。ここでジ
ョンソンカウンタ３１アンド回路３２〜３９．オア回路
４０．アンド回路４１はデータ設定部により設定された
データを順次読出すデータ読出手段を構成している。
次に本実施例の動作について第７図の波形図を参照しつ
つ説明する。第３図（ａ）と同様に所定のデユーティ比
で断続した信号を図示しない書込／読出制御ユニットよ
りデータキャリア側に送出すると、第７図（ａ）〜（ｄ
）に示すように各部に電源が供給されるまでにリセット
される。そしてその後所定周期毎にクロック信号がジョ
ンソンカウンタ３１に与えられ、以後第７図（ｅ）に示
すようにジョンソンカウンタ３１の各出力端ビット０〜
ビツト７よりクロック信号に応じて順次タイミングが異
なる信号が出力される。この信号とデータ設定回路９の
論理積によって第７図（ｆ）に示すようにオア回路４０
を介して信号が読出されるため、前述した第１実施例と
同様に設定した出力によって残響の有無が制御される。
つ説明する。第３図（ａ）と同様に所定のデユーティ比
で断続した信号を図示しない書込／読出制御ユニットよ
りデータキャリア側に送出すると、第７図（ａ）〜（ｄ
）に示すように各部に電源が供給されるまでにリセット
される。そしてその後所定周期毎にクロック信号がジョ
ンソンカウンタ３１に与えられ、以後第７図（ｅ）に示
すようにジョンソンカウンタ３１の各出力端ビット０〜
ビツト７よりクロック信号に応じて順次タイミングが異
なる信号が出力される。この信号とデータ設定回路９の
論理積によって第７図（ｆ）に示すようにオア回路４０
を介して信号が読出されるため、前述した第１実施例と
同様に設定した出力によって残響の有無が制御される。
従って書込／読出制御ユニット側で残響の有無によりそ
の信号を読出すことができる。
の信号を読出すことができる。
尚本実施例はデータキャリアのデータ設定回路を８ビツ
ト構成としているが、その他の構成のものについても本
発明を適用できることはいうまでもない。例えば１６ビ
ツト構成のシフトレジスタを用いる場合には、識別コー
ドとして例えば最初の４ビツト及び最後の４ビツトを用
い、その間に８ビツトの任意のデータを書込むようにし
てもよい。
ト構成としているが、その他の構成のものについても本
発明を適用できることはいうまでもない。例えば１６ビ
ツト構成のシフトレジスタを用いる場合には、識別コー
ドとして例えば最初の４ビツト及び最後の４ビツトを用
い、その間に８ビツトの任意のデータを書込むようにし
てもよい。
又識別コードは最初と最後のビット数を必ずしも同一と
する必要はな（、任意の数を選択することも可能である
。
する必要はな（、任意の数を選択することも可能である
。
以上詳細に説明したように本発明によれば、ユーザが自
分の手でデータを設定することができるためデータの設
定を極めて容易に行うことができ、又そのデータをｖ／
Ｉ認することができる。更に電池を用いることなくデー
タを保持できるので、電池寿命に制限されず極めて長寿
命化することができ、更に耐環境性も大幅に向上させる
ことが可能となる。又外部から所定デユーティ比の信号
を与えることによって繰り返してデータを読出すことが
できる。又読出しが途中で停止した場合にも識別コード
に挾まれた中間のライトデータを確実に読出すことが可
能となる。従って極めて簡単な構成で小容量のデータキ
ャリアを構成することができるという効果が得られる。
分の手でデータを設定することができるためデータの設
定を極めて容易に行うことができ、又そのデータをｖ／
Ｉ認することができる。更に電池を用いることなくデー
タを保持できるので、電池寿命に制限されず極めて長寿
命化することができ、更に耐環境性も大幅に向上させる
ことが可能となる。又外部から所定デユーティ比の信号
を与えることによって繰り返してデータを読出すことが
できる。又読出しが途中で停止した場合にも識別コード
に挾まれた中間のライトデータを確実に読出すことが可
能となる。従って極めて簡単な構成で小容量のデータキ
ャリアを構成することができるという効果が得られる。
第１図は本発明の一実施例によるデータキャリアの構成
を示すブロック図、第２図はデータキャリアの外観図、
第３図はデータ読出し時の各部の波形を示す波形図、第
４図はシフトレジスタに書込まれる識別コードを含むデ
ータの一例を示す図、第５図は書込／読出制御ユニット
側で用いられる識別コードを含むデータの読出し回路を
示す回路図、第６図は本発明の第２実施例によるデータ
キャリアの構成を示すブロック図、第７図は各部の波形
を示す波形図、第８図は従来のデータキャリアの一例を
示すブロック図である。 １−−−−−−一共振回路 ・波形整形回路 ・シフトレジスタ パイブレーク ９．９−０〜９−７・ 、振動吸収回路 ３−ｍ−−−−・電圧検知回路 ４ ５−・・・−立上り検出器 ６ ７・・・・・・ワンショットマルチ ８−１〜８−７・・・・−・マルチプレクサデータ設定
回路 １１ ３１・・・・・−ジョンソンカウンタ
を示すブロック図、第２図はデータキャリアの外観図、
第３図はデータ読出し時の各部の波形を示す波形図、第
４図はシフトレジスタに書込まれる識別コードを含むデ
ータの一例を示す図、第５図は書込／読出制御ユニット
側で用いられる識別コードを含むデータの読出し回路を
示す回路図、第６図は本発明の第２実施例によるデータ
キャリアの構成を示すブロック図、第７図は各部の波形
を示す波形図、第８図は従来のデータキャリアの一例を
示すブロック図である。 １−−−−−−一共振回路 ・波形整形回路 ・シフトレジスタ パイブレーク ９．９−０〜９−７・ 、振動吸収回路 ３−ｍ−−−−・電圧検知回路 ４ ５−・・・−立上り検出器 ６ ７・・・・・・ワンショットマルチ ８−１〜８−７・・・・−・マルチプレクサデータ設定
回路 １１ ３１・・・・・−ジョンソンカウンタ
Claims (1)
- （１）複数ビットのデータを設定するデータ設定手段と
、 デューティ比が一定の断続信号を受信する共振回路と、 前記共振回路に得られる受信出力を平滑して波形整形す
る波形整形回路と、 前記波形整形回路より与えられる所定デューティ比の信
号に基づいて前記データ設定手段からのデータを読出す
データ読出手段と、 前記共振回路に接続され前記データ読出手段より読出さ
れた信号に基づいて前記共振回路の残響を制御する振動
吸収回路と、を有することを特徴とするデータキャリア
。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2770890A JPH03231385A (ja) | 1990-02-06 | 1990-02-06 | データキャリア |
| AU71862/91A AU7186291A (en) | 1990-02-02 | 1991-01-30 | Data carrier |
| AT91903623T ATE143516T1 (de) | 1990-02-02 | 1991-01-30 | Datenträger |
| DE69122325T DE69122325T2 (de) | 1990-02-02 | 1991-01-30 | Datenträger |
| EP91903623A EP0466934B1 (en) | 1990-02-02 | 1991-01-30 | Data carrier |
| US07/768,439 US5274220A (en) | 1990-02-02 | 1991-01-30 | Data carrier |
| PCT/JP1991/000110 WO1991011784A1 (fr) | 1990-02-02 | 1991-01-30 | Support de donnees |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2770890A JPH03231385A (ja) | 1990-02-06 | 1990-02-06 | データキャリア |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03231385A true JPH03231385A (ja) | 1991-10-15 |
Family
ID=12228498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2770890A Pending JPH03231385A (ja) | 1990-02-02 | 1990-02-06 | データキャリア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03231385A (ja) |
-
1990
- 1990-02-06 JP JP2770890A patent/JPH03231385A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5166676A (en) | Identification system | |
| JP2597864B2 (ja) | スマート制御及びセンサデバイス付シングルワイヤバスの多重化装置 | |
| TW496964B (en) | Method of communication between a control unit and a plurality of remote units, and method of communication between a plurality of radio frequency transponders (tags) and a reader unit | |
| US6801956B2 (en) | Arrangement with a microprocessor | |
| US4148099A (en) | Memory device having a minimum number of pins | |
| JPH0561596B2 (ja) | ||
| US5274220A (en) | Data carrier | |
| JPH0749555Y2 (ja) | データキャリア | |
| JP2864766B2 (ja) | データキャリア | |
| JP2841729B2 (ja) | データキャリア | |
| JPS62203289A (ja) | 複数カ−ドの同時識別システム | |
| JP2864765B2 (ja) | データキャリア | |
| EP0687066A1 (en) | Overvoltage protection device for an integrated circuit and corresponding method | |
| JPH03238952A (ja) | データキャリア | |
| JP3381370B2 (ja) | 非接触通信装置及びこれに用いられるデータキャリア | |
| JPH03286627A (ja) | データキャリア | |
| JPH05327794A (ja) | データキャリアのクロック抽出方法及びクロック抽出回路 | |
| JP2730186B2 (ja) | データ通信システム | |
| JPH03229382A (ja) | データキャリア | |
| JPH03284026A (ja) | 物品識別システム | |
| JPH06139166A (ja) | 特に家庭用設備の制御用のプログラム可能なインターフェース | |
| JPH03286626A (ja) | 物品識別システム | |
| JP2000148931A (ja) | カ―ド識別方法の改良 | |
| JPH08316889A (ja) | 非接触通信装置及びこれに用いられるデータキャリア | |
| JP4664486B2 (ja) | データキャリア、データキャリアの読み出し優先度管理方法 |