JPH03235662A - Ｄｃ―ｄｃコンバータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はＤＣ−ＤＣコンバータに関し、特にパワーＭＯ
Ｓトランジスタを使用して高速で大電力を処理するフル
ブリッジ型のＤＣ−Ｄコンバータに関するものである。

従来技術 従来のこの種のＤＣ−ＤＣコンバータは第２図に示す回
路構成となっている。直流電源端子］２の間には、パワ
ーＭＯＳトランジスタＱｌとトランスＴ１の一次巻線と
パワーＭＯＳトランジスタＱ４とからなる第１直列回路
が接続されており、またパワーＭＯＳ）ランジスタＱ３
とトランスＴ１の一次巻線とパワーＭＯＳトランジスタ
Ｑ２とからなる第２直列回路が接続されている。

トランスＴ１の二次巻線に得られた交番電力はダイオー
ドＤＩ、Ｄ２により整流され、チョークコイルＬ２．　
　コンデンサＣ２からなる平滑回路により平滑化され、
端子３．４間に直流電力が得られる構成となっている。

尚、コンデンサＣ１は偏磁防止用コンデンサである。

トランジスタＱｌ、Ｑ４は同時に導通、非導通とされ、
またトランジスタＱ２．Ｑ３はこれまた同時に導通、非
導通とされると共に、トランジスタＱ１．．Ｑ４の組と
トランジスタＱ２．Ｑ３の組とは交互に導通、非導通を
繰返えす様に制御される。これにより、トランスＴ１に
交互に極性の異なる電力が印加される。

このトランスＴ［により電力変換が行われ、ダイオード
Ｄｌ、Ｄ２による整流処理及びコイルＬ２、コンデンサ
Ｃ２による平滑処理がなされて端子３，４間に所望の直
流出力が導出されることになる。

尚、端子３，４間の直流出力は図示せぬ安定化制御回路
により、所定の基準電圧レベルと比較され、この比較出
力に応じてトランジスタＱＩＳＱ４の組とトランジスタ
Ｑ２、Ｑ３の組の導通、非導通の時間比（デユーティ比
）が制御されるようになっている。

上述した従来のフルブリッジ型ＤＣ−ＤＣコンバータに
おいて、トランジスタＱ１〜Ｑ４のスイッチング周波数
を高くすると、トランスＴｌ、コンデンサＣＩ、Ｃ２、
チョークコイルＬ２が小型となるため、これを可能とす
るトランジスタとしてパワーＭＯ５ＦＥＴが使用される
ようになって来ている。

パスＭＯ３ＦＥＴは基本的なトランジスタ作用が従来の
バイポーラトランジスタと異なり、少数キャリアが存在
せず、非常に速いスイッチングが可能である一方、ドレ
イン、ソース、ゲートの三つの電極間に、比較的大きな
、しかも周波数特性の良い静電容量が存在するという欠
点を有する。

特にパワーＭＯ３ＦＥＴを第１図のようなフルブリッジ
に使用して、高速のスイッチングを行う場合、ドレイン
、ソース間の静電容量が問題となる。

第２図において、トランジスタＱ１及びＱ４が非導通か
ら導通に切替る期間、トランジスタＱ２及びＱ３に非常
に高上りの速い電圧が印加され、この結果、トランジス
タＱＩ、Ｑ２及びＱ３、Ｑ４に非常に大きなピーク値を
有する充電電流が流れる。

この電流は結果的にトランジスタＱ１及びＱ４に過渡的
に非常に大きな電力か印加されることになり、両トラン
ジスタは大きなダメージを受け、場合によっては破壊に
至るという欠点を有している。

尚、トランジスタＱ２、Ｑ３か非導通から導通に切替る
場合にも、全く同様である。

発明の目的 本発明の目的は、スイッチングＭＯＳトランジスタの過
度動作時に、これ等トランジスタに太きな過度電力が印
加されないようにしたＤＣ−ＤＣコンバータを提供する
ことである。

発明の構成 本発明によれば、トランスと、直流電源の間に設けられ
、第１ＭＯＳトランジスタ、前記トランスの一次巻線及
び第４ＭＯＳトランジスタからなる第１直列回路と、前
記電源の間に設けられ、第３トランジスタ、前記一次巻
線及び第２Ｍ０３）ランジスタからなる第２直列回路と
、前記トランスの二次巻線の出力を整流平滑化する整流
平滑回路とを含み、前記第１〜第４ＭＯＳトランジスタ
をスイッチング制御することにより所望の直流電圧を得
るようにしたＤＣ−ＤＣコンバータであって、１個のコ
アに同一巻数の４個の巻線を有し、前記巻線の各々が前
記第１〜第４ＭＯＳトランジスタに互いに直列に夫々接
続されたチョークコイルを設け、前記チョークコイルの
４個の巻線の極性が、前記第１及び第２ＭＯＳトランジ
スタの各々に対して直列に接続された２個の巻線同士及
び前記第３及び第４トランジスタの各々に対して直列に
接続された２個の巻線同士夫々については共に加極性と
なるように、また前記第１及び第２直列回路に夫々挿入
された各２個の巻線同士については共に減極性となるよ
うに接続されていることを特徴とするＤＣ−ＤＣコンバ
ータが得られる。

実施例 以下、図面を用いて本発明の詳細な説明する。

第１図は本発明の一実施例を示す回路図であり、第２図
と同等部分は同一符号により示す。

第２図の従来例と異なる部分はチョークコイルＬ１を付
加した点であるが、そのチョークコイルＬｌの第１の巻
線Ｎｌと第２の巻線Ｎ２とはトランジスタＱｌ　とＱ２
とに夫々直列となるように接続され、巻線Ｎ１とＮ２と
の節点にはトランスＴ１の一次巻線の一端が接続される
。なお、巻線Ｎ１とＮ２との間の極性関係は加極性であ
り、巻線Ｎ１とＮ２との極性は直流入力電源の貞操性側
としている。

一方、チョークコイルＬ１の第３の巻線Ｎ３と第４の巻
線Ｎ４とはトランジスタＱ３とＱ４とに夫々直列となる
ように接続され、巻線Ｎ３とＮ４との接点は偏磁防止用
コンデンサＣ１の一端に接続されている。なお、巻線Ｎ
３とＮ４との間の極性関係は加極性であり、巻線Ｎ３と
Ｎ４との極性は直流入力電源の正極側としている。

ところで、チョークコイルＬ１は第１図に示すように１
つのコアに巻線Ｎ１−Ｎ４を巻いて構成されており、巻
数は全て同一であるものとする。

次に第１図により動作を説明する。トランジスタＱＩ　
　Ｑ４及びトランジスタＱ２　、Ｑ３のスイッチングに
よりｌ・ランスＴｌの一次巻線には直流入力電源端子１
，２間の電圧が、交互の極性で印加され、負荷条件によ
って決まる交番電流か流れる。

このような定常動作においては、チョークコイルＬ１の
巻線Ｎｌ　とＮ４又はＮ３とＮ２は第１図に示すように
減極性の向きに回路が構成され、かつ巻線Ｎ１〜Ｎ４０
巻数は同一であるため、チョークコイルＬ１は何らの作
用も及はさない。

一方、トランジスタＱ１か非常に短い時間に非導通から
導通に切替わる結果、トランジスタＱ２に非常に大きな
ピーク値を示す充電電流が流れるモードに関しては、チ
ョークコイルＬ１の巻線Ｎ１とＮ２とが加極性の向きに
接続されて回路が構成される結果、充電電流のピーク値
を低い値におさえることが可能となる。

同様にトランジスタＱ２〜Ｑ４が非常に速い時間で非導
通から導通に切替る場合の充電電流の低減作用も同様に
説明できる。

発明の詳細 な説明したように、本発明によれば、公知のフリブリッ
ジ型ＤＣ−ＤＣコンバータに１個のコアに同一巻数の４
つの巻線を施してなるチョークコイルを付加して構成す
ることにより、トランジスタの非導通から導通に移行す
る期間にトランジスタに大きなピーク値を有する過渡電
力を印加することなく、安定して高速のスイッチングを
行うことができるという効果がある。

【図面の簡単な説明】

第１図は本発明の実施例の回路図、第２図は従来のＤＣ
−ＤＣコンバータの回路図である。 主要部分の符号の説明 Ｑ１〜Ｑ４・・・・・・ＭＯＳトランジスタＴｌ・・・
・・トランス Ｌｌ・・・・・・チョークコイル Ｎ１〜Ｎ４・・・・・・巻線

Claims (1)

【特許請求の範囲】
1. （１）トランスと、直流電源の間に設けられ、第１ＭＯ
   Ｓトランジスタ、前記トランスの一次巻線及び第４ＭＯ
   Ｓトランジスタからなる第１直列回路と、前記電源の間
   に設けられ、第３トランジスタ、前記一次巻線及び第２
   ＭＯＳトランジスタからなる第２直列回路と、前記トラ
   ンスの二次巻線の出力を整流平滑化する整流平滑回路と
   を含み、前記第１〜第４ＭＯＳトランジスタをスイッチ
   ング制御することにより所望の直流電圧を得るようにし
   たＤＣ−ＤＣコンバータであって、１個のコアに同一巻
   数の４個の巻線を有し、前記巻線の各々が前記第１〜第
   ４ＭＯＳトランジスタに互いに直列に夫々接続されたチ
   ョークコイルを設け、前記チョークコイルの４個の巻線
   の極性が、前記第１及び第２ＭＯＳトランジスタの各々
   に対して直列に接続された２個の巻線同士及び前記第３
   及び第４トランジスタの各々に対して直列に接続された
   ２個の巻線同士夫々については共に加極性となるように
   、また前記第１及び第２直列回路に夫々挿入された各２
   個の巻線同士については共に減極性となるように接続さ
   れていることを特徴とするＤＣ−ＤＣコンバータ。