JPH0323639A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPH0323639A JPH0323639A JP15889489A JP15889489A JPH0323639A JP H0323639 A JPH0323639 A JP H0323639A JP 15889489 A JP15889489 A JP 15889489A JP 15889489 A JP15889489 A JP 15889489A JP H0323639 A JPH0323639 A JP H0323639A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline
- thin film
- thin
- fluorine
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、多結晶半導体薄膜を用いた薄膜トランジスタ
に関するものである。
に関するものである。
本発明は、上記の様な薄膜トランジスタにおいて、多結
晶半導体薄膜にＩＸＩＯ”〜１×ＩＯｚ１個ｃｍ −
’のＦを含有させることによって、素子特性が高く、製
造に際して他の半導体素子の特性を劣化させず、しかも
製造が比較的容易な薄膜トランジスタを提供することが
できる様にしたものである。
晶半導体薄膜にＩＸＩＯ”〜１×ＩＯｚ１個ｃｍ −
’のＦを含有させることによって、素子特性が高く、製
造に際して他の半導体素子の特性を劣化させず、しかも
製造が比較的容易な薄膜トランジスタを提供することが
できる様にしたものである。
近時、多結晶Ｓｉ薄膜等の多結晶半導体｝″！ｖ．膜を
用いた薄膜トランジスタを３次元ＬＳＩへ応用すること
が考えられている。
用いた薄膜トランジスタを３次元ＬＳＩへ応用すること
が考えられている。
ところが、多結晶半導体では、結晶粒界に不飽和結合が
存在し、この不飽和結合が電気的なバリアとして働く。
存在し、この不飽和結合が電気的なバリアとして働く。
このため、薄膜トランジスタでは、キャリア移動度の低
下や闇値電圧の増大等があり、素子特性が低い。
下や闇値電圧の増大等があり、素子特性が低い。
これを回避する一つの方法として、不飽和結合に水素を
結合させて、不飽和結合を電気的に不活性化する方法が
ある（例えばｒｌＥＥＥ ＥＬＥＣＴＲＱＮ叶ＶＩＣＥ
ＬＩＥＴＴＥＲＳ，ＶＯＬ．９， Ｎ［Ｌ６，ＪＵＮ
ε１９８Ｂｊ ｐ．２８７−２８９）。
結合させて、不飽和結合を電気的に不活性化する方法が
ある（例えばｒｌＥＥＥ ＥＬＥＣＴＲＱＮ叶ＶＩＣＥ
ＬＩＥＴＴＥＲＳ，ＶＯＬ．９， Ｎ［Ｌ６，ＪＵＮ
ε１９８Ｂｊ ｐ．２８７−２８９）。
また、別の方法として、多結晶Ｓｔの結晶粒径を大きく
して結晶粒界を減少させ、結果的に不飽和結合を減少さ
せる方法も提案されている（例えばｒｌＥＥＥ ＴＲＡ
ＮＳＡＣＴＩＯＮＳ ＯＮ ＥＬ［！ＣＴＲＯＮ ＤＨ
ＶＩＣＢＳ．ＶＯＬ．３５，ＮｉＬ？．ＪＵＬＹ １９
８８Ｊ ｐ．９２３−９２８）。
して結晶粒界を減少させ、結果的に不飽和結合を減少さ
せる方法も提案されている（例えばｒｌＥＥＥ ＴＲＡ
ＮＳＡＣＴＩＯＮＳ ＯＮ ＥＬ［！ＣＴＲＯＮ ＤＨ
ＶＩＣＢＳ．ＶＯＬ．３５，ＮｉＬ？．ＪＵＬＹ １９
８８Ｊ ｐ．９２３−９２８）。
上記２つの方法のうち、特に前者を実行するための有望
な方法として、例えばプラズマＳｊＮｌｌ中の水素を利
用する方法がある。
な方法として、例えばプラズマＳｊＮｌｌ中の水素を利
用する方法がある。
〔発明が解決しようとする！ＩＢ）
しかし、プラズマＳｉＮ＠中等の水素を多結晶Ｓｉの不
飽和結合に結合させると、多結晶Ｓｉ薄膜の下層に形威
されているＭＯＳＩ−ランジスタのホットキャリア耐性
を劣化させることが知られている（例えばｒｌｌ！ＥＢ
ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ Ｉ！ＬＥＣＴＲＯ
Ｎ ＤＩ！ＶＩＣＩ！Ｓ，ＶＯＬ．３Ｇ． Ｎｌ３．Ｍ
ＡＲＣＨ １９８９Ｊ ｐ．５２９−５３３）．従って
、多結晶Ｓｉ薄膜トランジスタをＬＳＩへ応用しようと
すると、水素化によるｍｉｌｌ｝ランジスタの特性向上
と、多結晶ｓｉｎ膜の下層に形威されているＭＯＳ｝ラ
ンジスタの特性の水素化による劣化との板挟みになる． 〔課題を解決するための手段〕 本発明による薄膜トランジスタでは、多結晶半導体薄膜
がｌｘｌ０１〜ｌ×１０２１個ｅＪ − ”のＦを含有
している． 〔作用〕 本発明による薄膜トランジスタでは、多結晶半導体ｆｉ
ｌＩＩ中の不飽和結合が不活性化しており、キャリア移
動度の低下や閾植電圧の増大等がない．また、多結晶半
導体薄膜中の不飽和結合を不活性化させても、多結晶半
導体ｍｓの下層に形成されているトランジスタのホット
キャリア耐性等は劣化しない． また、多結晶半導体薄膜へＦを含有させる方法には種々
の方法がある． 〔実施例〕 以下、多結晶Ｓｉ薄膜トランジスタに適用した本発明の
一実施例を説明する． 本実施例では、ソース・ドレインｔｔＭ域及びチャネル
領域用の多結晶Ｓｉ薄膜とゲート電極用の多結晶Ｓｌ膜
との何れもが、ＩＸＩＧ”〜ＩＸ１Ｇ”１個値゜３のＦ
を含有している．Ｆは分子状態または原子状態の何れの
状態で含有されていてもよく、また、原子状態はイオン
状態をも含むものとする．多結晶Ｓｉｆｌ膜や多結晶Ｓ
ｉｌｌにＦを含有させるには、これらの膜の形或後、ま
たは薄膜トランジスタの形威後に、これらの膜へＦを導
入する．多結晶ｓｔｙ膜や多結晶Ｓｉ膜へＦを導入する
方法としては、まず、Ｆ＋イオンのイオン注入による方
法がある． また、Ｆを含有する膜を多結晶Ｓｔ薄膜や多結晶Ｓｔ膜
上に堆積させ、熱処理によってＦを固相拡散させる方法
もある．Ｆを含有する膜としては、ＷＦｈの分解によっ
て得られたＷシリサイドやＦを含有するｓｔｏｎｅが考
えられる． また、フッ素イオンを含有するプラズマ中にウエハをさ
らしてもよい． 本実施例では、多結晶Ｓｉｌｌ膜や多結晶Ｓｉ膜が上述
の濃度のＦを含有しているので、これらの膜の不飽和結
合が不活性化している． （発明の効果） 本発明による薄膜トランジスタでは、キャリア移動度の
低下や闇値電圧の増大等がないので、素子特性が高い． また、多結晶半導体薄膜の下層に形威されているトラン
ジスタのホットキャリア耐性等は劣化しないので、製造
に際して他の半導体素子の特性を劣化させない． また、多結晶半導体薄膜へＦを含有させる方法には種々
の方法があるので、製造が比較的容易である．
飽和結合に結合させると、多結晶Ｓｉ薄膜の下層に形威
されているＭＯＳＩ−ランジスタのホットキャリア耐性
を劣化させることが知られている（例えばｒｌｌ！ＥＢ
ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ Ｉ！ＬＥＣＴＲＯ
Ｎ ＤＩ！ＶＩＣＩ！Ｓ，ＶＯＬ．３Ｇ． Ｎｌ３．Ｍ
ＡＲＣＨ １９８９Ｊ ｐ．５２９−５３３）．従って
、多結晶Ｓｉ薄膜トランジスタをＬＳＩへ応用しようと
すると、水素化によるｍｉｌｌ｝ランジスタの特性向上
と、多結晶ｓｉｎ膜の下層に形威されているＭＯＳ｝ラ
ンジスタの特性の水素化による劣化との板挟みになる． 〔課題を解決するための手段〕 本発明による薄膜トランジスタでは、多結晶半導体薄膜
がｌｘｌ０１〜ｌ×１０２１個ｅＪ − ”のＦを含有
している． 〔作用〕 本発明による薄膜トランジスタでは、多結晶半導体ｆｉ
ｌＩＩ中の不飽和結合が不活性化しており、キャリア移
動度の低下や閾植電圧の増大等がない．また、多結晶半
導体薄膜中の不飽和結合を不活性化させても、多結晶半
導体ｍｓの下層に形成されているトランジスタのホット
キャリア耐性等は劣化しない． また、多結晶半導体薄膜へＦを含有させる方法には種々
の方法がある． 〔実施例〕 以下、多結晶Ｓｉ薄膜トランジスタに適用した本発明の
一実施例を説明する． 本実施例では、ソース・ドレインｔｔＭ域及びチャネル
領域用の多結晶Ｓｉ薄膜とゲート電極用の多結晶Ｓｌ膜
との何れもが、ＩＸＩＧ”〜ＩＸ１Ｇ”１個値゜３のＦ
を含有している．Ｆは分子状態または原子状態の何れの
状態で含有されていてもよく、また、原子状態はイオン
状態をも含むものとする．多結晶Ｓｉｆｌ膜や多結晶Ｓ
ｉｌｌにＦを含有させるには、これらの膜の形或後、ま
たは薄膜トランジスタの形威後に、これらの膜へＦを導
入する．多結晶ｓｔｙ膜や多結晶Ｓｉ膜へＦを導入する
方法としては、まず、Ｆ＋イオンのイオン注入による方
法がある． また、Ｆを含有する膜を多結晶Ｓｔ薄膜や多結晶Ｓｔ膜
上に堆積させ、熱処理によってＦを固相拡散させる方法
もある．Ｆを含有する膜としては、ＷＦｈの分解によっ
て得られたＷシリサイドやＦを含有するｓｔｏｎｅが考
えられる． また、フッ素イオンを含有するプラズマ中にウエハをさ
らしてもよい． 本実施例では、多結晶Ｓｉｌｌ膜や多結晶Ｓｉ膜が上述
の濃度のＦを含有しているので、これらの膜の不飽和結
合が不活性化している． （発明の効果） 本発明による薄膜トランジスタでは、キャリア移動度の
低下や闇値電圧の増大等がないので、素子特性が高い． また、多結晶半導体薄膜の下層に形威されているトラン
ジスタのホットキャリア耐性等は劣化しないので、製造
に際して他の半導体素子の特性を劣化させない． また、多結晶半導体薄膜へＦを含有させる方法には種々
の方法があるので、製造が比較的容易である．
Claims (1)
- １×１０＾１＾５〜１×１０＾２＾１個ｃｍ＾−＾３の
Ｆを含有する多結晶半導体薄膜を用いた薄膜トランジス
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15889489A JPH0323639A (ja) | 1989-06-21 | 1989-06-21 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15889489A JPH0323639A (ja) | 1989-06-21 | 1989-06-21 | 薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0323639A true JPH0323639A (ja) | 1991-01-31 |
Family
ID=15681702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15889489A Pending JPH0323639A (ja) | 1989-06-21 | 1989-06-21 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0323639A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6133620A (en) * | 1995-05-26 | 2000-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for fabricating the same |
| JP2001196590A (ja) * | 2000-01-07 | 2001-07-19 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US6486495B2 (en) | 1990-07-24 | 2002-11-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| US6633641B1 (en) | 1999-08-27 | 2003-10-14 | Sanyo Electric Co., Ltd | Key input device |
| US6849872B1 (en) * | 1991-08-26 | 2005-02-01 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
| US7019385B1 (en) | 1996-04-12 | 2006-03-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57160123A (en) * | 1981-03-30 | 1982-10-02 | Hitachi Ltd | Semiconductor device |
-
1989
- 1989-06-21 JP JP15889489A patent/JPH0323639A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57160123A (en) * | 1981-03-30 | 1982-10-02 | Hitachi Ltd | Semiconductor device |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6486495B2 (en) | 1990-07-24 | 2002-11-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| US7026200B2 (en) | 1990-07-24 | 2006-04-11 | Semiconductor Energy Laboratory Co. Ltd. | Method for manufacturing a semiconductor device |
| US6849872B1 (en) * | 1991-08-26 | 2005-02-01 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
| US7855106B2 (en) | 1991-08-26 | 2010-12-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US6462403B1 (en) | 1994-05-31 | 2002-10-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising thin film transistors having a passivation film formed thereon |
| US6133620A (en) * | 1995-05-26 | 2000-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for fabricating the same |
| US7019385B1 (en) | 1996-04-12 | 2006-03-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating same |
| US7838968B2 (en) | 1996-04-12 | 2010-11-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating same |
| US6633641B1 (en) | 1999-08-27 | 2003-10-14 | Sanyo Electric Co., Ltd | Key input device |
| JP2001196590A (ja) * | 2000-01-07 | 2001-07-19 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6097096A (en) | Metal attachment method and structure for attaching substrates at low temperatures | |
| US7052945B2 (en) | Short-channel Schottky-barrier MOSFET device and manufacturing method | |
| JP3514500B2 (ja) | 半導体装置及びその製造方法 | |
| Choi et al. | FinFET process refinements for improved mobility and gate work function engineering | |
| JPH0323639A (ja) | 薄膜トランジスタ | |
| Chan et al. | Polished TFT's: surface roughness reduction and its correlation to device performance improvement | |
| Tsaur et al. | Effects of ionizing radiation on n-channel MOSFET's fabricated in zone-melting-recrystallized Si films on SiO 2 | |
| US7221019B2 (en) | Short-channel Schottky-barrier MOSFET device and manufacturing method | |
| JPH0395938A (ja) | 半導体装置の製造方法 | |
| JPS63261880A (ja) | 薄膜トランジスタの製造方法 | |
| EP0152625B1 (en) | Method for fabricating a semiconductor device having a polycrystalline silicon-active region. | |
| JP2899959B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS6032361A (ja) | 半導体装置用電極配線の製造方法 | |
| JPH05218430A (ja) | 多結晶シリコン薄膜トランジスタおよびその製造方法 | |
| JP3008929B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH03185735A (ja) | 半導体装置の製造方法 | |
| JPH04158529A (ja) | 半導体素子の製造方法 | |
| Lai et al. | Mobility improvement of n-MOSFET's with nitrided gate oxide by backsurface Ar/sup+/bombardment | |
| TW200915432A (en) | Metallization process | |
| US20050233530A1 (en) | Enhanced gate structure | |
| JPH01243418A (ja) | 半導体装置の製造方法 | |
| JPH05315358A (ja) | 半導体装置の製造方法 | |
| JPH04251982A (ja) | Ｓｏｉ型薄膜トランジスタ | |
| JPH05102281A (ja) | 半導体装置の製造方法 | |
| JPS62287614A (ja) | 多結晶シリコン膜の形成方法 |