JPH05218430A - 多結晶シリコン薄膜トランジスタおよびその製造方法 - Google Patents
多結晶シリコン薄膜トランジスタおよびその製造方法Info
- Publication number
- JPH05218430A JPH05218430A JP2296492A JP2296492A JPH05218430A JP H05218430 A JPH05218430 A JP H05218430A JP 2296492 A JP2296492 A JP 2296492A JP 2296492 A JP2296492 A JP 2296492A JP H05218430 A JPH05218430 A JP H05218430A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- thin film
- silicon thin
- film transistor
- hydrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 高い電界効果易動度と低いリーク電流の電気
的特性を有する高性能な多結晶シリコン薄膜トランジス
タを得る。 【構成】 多結晶シリコン薄膜からなるチャンネル領
域，ドレイン領域およびソース領域を構成する多結晶シ
リコン薄膜の膜厚を２５０Å〜７５０Åとし、その水素
含有濃度を５×１０20 ａｔｏｍ ｃｍ-3以上とする。ま
た、ＣＶＤ法で得られた多結晶シリコン薄膜を溶融再結
晶化したのち、水素プラズマ処理を施し、この後は４０
０℃以上の加熱温度が加わられないようにする。
的特性を有する高性能な多結晶シリコン薄膜トランジス
タを得る。 【構成】 多結晶シリコン薄膜からなるチャンネル領
域，ドレイン領域およびソース領域を構成する多結晶シ
リコン薄膜の膜厚を２５０Å〜７５０Åとし、その水素
含有濃度を５×１０20 ａｔｏｍ ｃｍ-3以上とする。ま
た、ＣＶＤ法で得られた多結晶シリコン薄膜を溶融再結
晶化したのち、水素プラズマ処理を施し、この後は４０
０℃以上の加熱温度が加わられないようにする。
Description
【０００１】
【産業上の利用分野】本発明は、高性能の多結晶シリコ
ン薄膜トランジスタおよびその製造方法に関する。
ン薄膜トランジスタおよびその製造方法に関する。
【０００２】
【従来の技術】多結晶シリコンをチャンネル領域とする
多結晶シリコン薄膜トランジスタは、液晶ディスプレイ
の駆動素子や集積回路などの幅広い応用範囲を有するも
のである。このような種々の素子などに多結晶シリコン
薄膜トランジスタを適用するには、高い電界効果易動度
を得ることやリーク電流の低減化をはかることなどが重
要となってくる。
多結晶シリコン薄膜トランジスタは、液晶ディスプレイ
の駆動素子や集積回路などの幅広い応用範囲を有するも
のである。このような種々の素子などに多結晶シリコン
薄膜トランジスタを適用するには、高い電界効果易動度
を得ることやリーク電流の低減化をはかることなどが重
要となってくる。
【０００３】従来、このような特性の良好な多結晶シリ
コン薄膜トランジスタの例として、特開昭６４−４６９
６８号公報に記載のものが知られている。このものは、
多結晶シリコン薄膜をレーザ照射などにより溶融したの
ち再度固化し、引き続き水素プラズマ処理を施すことに
より、捕獲電荷密度が８×１０11ｃｍ-2以下である多結
晶シリコン薄膜を作り、これをチャンネル領域となし
て、高相互コンダクタンスの多結晶シリコン薄膜トラン
ジスタを得るものである。
コン薄膜トランジスタの例として、特開昭６４−４６９
６８号公報に記載のものが知られている。このものは、
多結晶シリコン薄膜をレーザ照射などにより溶融したの
ち再度固化し、引き続き水素プラズマ処理を施すことに
より、捕獲電荷密度が８×１０11ｃｍ-2以下である多結
晶シリコン薄膜を作り、これをチャンネル領域となし
て、高相互コンダクタンスの多結晶シリコン薄膜トラン
ジスタを得るものである。
【０００４】すなわち、この従来技術では、図４に示す
ような捕獲電荷密度と電界効果易動度との関係から、捕
獲電荷密度を低くして電界効果易動度を高め、これによ
り相互コンダクタンスを高めようとするものである。
ような捕獲電荷密度と電界効果易動度との関係から、捕
獲電荷密度を低くして電界効果易動度を高め、これによ
り相互コンダクタンスを高めようとするものである。
【０００５】しかしながら、図４に示すような捕獲電荷
密度と電界効果易動度との関係は、完成後の多結晶シリ
コン薄膜トランジスタの電気的特性を評価することによ
りはじめて把握できるものである。また、捕獲電荷密度
の値の算出は仮定に基づく計算式を必要とするため、多
結晶シリコン薄膜トランジスタの種々多様な特性を加味
すると、必ずしも一意的な捕獲電荷密度の値を得ること
ができない。このような理由により、多結晶シリコン薄
膜トランジスタの製造工程の途中において多結晶シリコ
ン薄膜の物性を調べ、膜質を制御し、完成された多結晶
シリコン薄膜トランジスタの電気的特性を予測すること
はできない。
密度と電界効果易動度との関係は、完成後の多結晶シリ
コン薄膜トランジスタの電気的特性を評価することによ
りはじめて把握できるものである。また、捕獲電荷密度
の値の算出は仮定に基づく計算式を必要とするため、多
結晶シリコン薄膜トランジスタの種々多様な特性を加味
すると、必ずしも一意的な捕獲電荷密度の値を得ること
ができない。このような理由により、多結晶シリコン薄
膜トランジスタの製造工程の途中において多結晶シリコ
ン薄膜の物性を調べ、膜質を制御し、完成された多結晶
シリコン薄膜トランジスタの電気的特性を予測すること
はできない。
【０００６】また、多結晶シリコン薄膜トランジスタの
チャンネル領域を構成する多結晶シリコン薄膜の膜厚が
異なると、捕獲電荷密度が同じでも電界効果易動度が異
なり、一般に、膜厚が厚くなると電界効果易動度と共に
捕獲電荷密度も大きくなり、駆動電圧の低減化が図れな
くなることが知られている。なぜならば、多結晶シリコ
ン薄膜を厚く形成するとシリコン結晶粒の平均粒経が大
きくなり電界効果易動度が増加し、その一方で結晶粒間
の溝が深まり、粒界の捕獲電荷密度が増加するためであ
る。このため、捕獲電荷密度は大きいが電界易動度も高
いということが起こりえることになる。したがって、多
結晶シリコン薄膜の捕獲電荷密度のみを制御しても、チ
ャンネル領域を構成する多結晶シリコン薄膜の適正な膜
厚を設定しなければ高性能の多結晶シリコン薄膜トラン
ジスタを得ることはできない。
チャンネル領域を構成する多結晶シリコン薄膜の膜厚が
異なると、捕獲電荷密度が同じでも電界効果易動度が異
なり、一般に、膜厚が厚くなると電界効果易動度と共に
捕獲電荷密度も大きくなり、駆動電圧の低減化が図れな
くなることが知られている。なぜならば、多結晶シリコ
ン薄膜を厚く形成するとシリコン結晶粒の平均粒経が大
きくなり電界効果易動度が増加し、その一方で結晶粒間
の溝が深まり、粒界の捕獲電荷密度が増加するためであ
る。このため、捕獲電荷密度は大きいが電界易動度も高
いということが起こりえることになる。したがって、多
結晶シリコン薄膜の捕獲電荷密度のみを制御しても、チ
ャンネル領域を構成する多結晶シリコン薄膜の適正な膜
厚を設定しなければ高性能の多結晶シリコン薄膜トラン
ジスタを得ることはできない。
【０００７】また、前記従来技術に記載されたチャンネ
ル領域となる多結晶シリコン薄膜を一旦溶融せしめた後
に再度固化させる工程と、引き続き水素プラズマ処理を
加える工程のみでは、多結晶シリコン薄膜中の捕獲電荷
密度を制御することはできない。特に、液晶ディスプレ
イなどの駆動装置として、多結晶シリコン薄膜トランジ
スタを作製する場合は、水素プラズマ処理後の加熱を伴
う工程の温度の管理が重要である。その理由は、水素プ
ラズマ処理の後に、４００℃以上の加熱を伴う工程が加
わると、多結晶シリコン薄膜中の水素が離脱し捕獲電荷
密度が増加してしまうからである。
ル領域となる多結晶シリコン薄膜を一旦溶融せしめた後
に再度固化させる工程と、引き続き水素プラズマ処理を
加える工程のみでは、多結晶シリコン薄膜中の捕獲電荷
密度を制御することはできない。特に、液晶ディスプレ
イなどの駆動装置として、多結晶シリコン薄膜トランジ
スタを作製する場合は、水素プラズマ処理後の加熱を伴
う工程の温度の管理が重要である。その理由は、水素プ
ラズマ処理の後に、４００℃以上の加熱を伴う工程が加
わると、多結晶シリコン薄膜中の水素が離脱し捕獲電荷
密度が増加してしまうからである。
【０００８】このため、高性能な多結晶シリコン薄膜ト
ランジスタを構成する高品質な多結晶シリコン薄膜を得
るためには、溶融と再度の固化の後に、４００℃以上の
加熱を伴う工程を水素プラズマ処理の前に行い、水素プ
ラズマ処理後は、４００℃以上の加熱を伴う工程を排除
する必要がある。
ランジスタを構成する高品質な多結晶シリコン薄膜を得
るためには、溶融と再度の固化の後に、４００℃以上の
加熱を伴う工程を水素プラズマ処理の前に行い、水素プ
ラズマ処理後は、４００℃以上の加熱を伴う工程を排除
する必要がある。
【０００９】
【発明が解決しようとする課題】よって、本発明の課題
は、上記従来技術の欠点を解消し、高い電界効果易動度
と低いリーク電流の電気的特性を有する高性能な多結晶
シリコン薄膜トランジスタを得ることにある。
は、上記従来技術の欠点を解消し、高い電界効果易動度
と低いリーク電流の電気的特性を有する高性能な多結晶
シリコン薄膜トランジスタを得ることにある。
【００１０】
【課題を解決するための手段】かかる課題は、多結晶シ
リコン薄膜の膜厚を２５０Å〜７５０Åとし、チャンネ
ル領域とドレイン領域及びソース領域中に存在する水素
濃度を５×１０20 ａｔｏｍ ｃｍ-3以上とすること、
および気相化学推積法によりチャンネル領域とドレイン
領域およびソース領域となる多結晶シリコン薄膜を製膜
する工程と、この多結晶シリコン薄膜を一旦溶融せしめ
た後に再度固化させる工程と、この多結晶シリコン薄膜
に水素プラズマ処理を施す工程と、この水素プラズマ処
理工程後は４００℃以上の加熱を伴わない工程によって
製造することより解決される。
リコン薄膜の膜厚を２５０Å〜７５０Åとし、チャンネ
ル領域とドレイン領域及びソース領域中に存在する水素
濃度を５×１０20 ａｔｏｍ ｃｍ-3以上とすること、
および気相化学推積法によりチャンネル領域とドレイン
領域およびソース領域となる多結晶シリコン薄膜を製膜
する工程と、この多結晶シリコン薄膜を一旦溶融せしめ
た後に再度固化させる工程と、この多結晶シリコン薄膜
に水素プラズマ処理を施す工程と、この水素プラズマ処
理工程後は４００℃以上の加熱を伴わない工程によって
製造することより解決される。
【００１１】以下、本発明の一実施例を図面に基づき説
明する。なお、以下の実施例においては、レーザ再結晶
化法により一旦溶融せしめた後再度固化した多結晶シリ
コン薄膜の諸特性を示している。
明する。なお、以下の実施例においては、レーザ再結晶
化法により一旦溶融せしめた後再度固化した多結晶シリ
コン薄膜の諸特性を示している。
【００１２】図１は、多結晶シリコン薄膜トランジスタ
のチャンネル領域とソース及びドレイン両電極領域を構
成する多結晶シリコン薄膜中の水素濃度をＳＩＭＳ（Se
condary Ion Mass Spectrometry）分析によって調べた
ものである。完成した多結晶シリコン薄膜トランジスタ
のゲート絶縁膜より上に積層した膜をすべて除去した
後、ゲート絶縁膜から多結晶シリコン薄膜そして絶縁基
体に至る水素濃度の分析を行なった。このような分析
は、多結晶シリコン薄膜トランジスタの製造工程の多結
晶シリコン薄膜形成後はいつでも容易に行なうことがで
きる。
のチャンネル領域とソース及びドレイン両電極領域を構
成する多結晶シリコン薄膜中の水素濃度をＳＩＭＳ（Se
condary Ion Mass Spectrometry）分析によって調べた
ものである。完成した多結晶シリコン薄膜トランジスタ
のゲート絶縁膜より上に積層した膜をすべて除去した
後、ゲート絶縁膜から多結晶シリコン薄膜そして絶縁基
体に至る水素濃度の分析を行なった。このような分析
は、多結晶シリコン薄膜トランジスタの製造工程の多結
晶シリコン薄膜形成後はいつでも容易に行なうことがで
きる。
【００１３】図１に示すように、サンプルＡおよびサン
プルＢの多結晶シリコン薄膜（多結晶シリコン領域）中
の水素濃度は、著しく異っている。サンプルＡは、多結
晶シリコン薄膜トランジスタ完成後に水素プラズマ処理
を加えたもので、多結晶シリコン薄膜中の水素濃度は５
×１０20 ａｔｏｍ ｃｍ-3で膜厚は５００Åである。他
方、サンプルＢの多結晶シリコン薄膜には水素プラズマ
処理を行なっていない。このように水素濃度の異なる多
結晶シリコン薄膜を用いて構成された多結晶シリコン薄
膜トランジスタの電気的特性を示したのが図２である。
プルＢの多結晶シリコン薄膜（多結晶シリコン領域）中
の水素濃度は、著しく異っている。サンプルＡは、多結
晶シリコン薄膜トランジスタ完成後に水素プラズマ処理
を加えたもので、多結晶シリコン薄膜中の水素濃度は５
×１０20 ａｔｏｍ ｃｍ-3で膜厚は５００Åである。他
方、サンプルＢの多結晶シリコン薄膜には水素プラズマ
処理を行なっていない。このように水素濃度の異なる多
結晶シリコン薄膜を用いて構成された多結晶シリコン薄
膜トランジスタの電気的特性を示したのが図２である。
【００１４】図２から明らかなように、含有水素濃度が
高い多結晶シリコン膜を用いて構成されたサンプルＡの
多結晶シリコン薄膜トランジスタの電気的特性は、水素
プラズマ処理を施していないサンプルＢのそれと比べ、
明らかに二つの点で優れている。第１には高電界効果易
動度を示す高い動作電流、第２には、リーク電流が低く
大きなオン・オフ比が容易にえられること。つまり、多
結晶シリコン薄膜中に５×１０20 ａｔｏｍ ｃｍ-3以上
の水素を含有させると、シリコン結晶粒界だけでなくシ
リコン結晶粒中の捕獲電荷密度が減少し、電位障壁を低
下させ、電界効果易動度を増加させるだけでなく、ドレ
イン電極近傍において、トラップ準位を介して発生する
リーク電流を減少させる効果を生むことが分かる。この
ような、高性能多結晶シリコン薄膜トランジスタは、駆
動電圧を小さくして使用することが可能であるから、消
費電力も減少させることができる。
高い多結晶シリコン膜を用いて構成されたサンプルＡの
多結晶シリコン薄膜トランジスタの電気的特性は、水素
プラズマ処理を施していないサンプルＢのそれと比べ、
明らかに二つの点で優れている。第１には高電界効果易
動度を示す高い動作電流、第２には、リーク電流が低く
大きなオン・オフ比が容易にえられること。つまり、多
結晶シリコン薄膜中に５×１０20 ａｔｏｍ ｃｍ-3以上
の水素を含有させると、シリコン結晶粒界だけでなくシ
リコン結晶粒中の捕獲電荷密度が減少し、電位障壁を低
下させ、電界効果易動度を増加させるだけでなく、ドレ
イン電極近傍において、トラップ準位を介して発生する
リーク電流を減少させる効果を生むことが分かる。この
ような、高性能多結晶シリコン薄膜トランジスタは、駆
動電圧を小さくして使用することが可能であるから、消
費電力も減少させることができる。
【００１５】図３は、水素プラズマ処理によって加えら
れた多結晶シリコン中の水素含有濃度が同じでも、多結
晶シリコン薄膜トランジスタのチャンネル領域を構成す
る多結晶シリコン薄膜の膜厚が異なると、電気的特性が
異なりえることを示したものである。図３に示したサン
プル Ａ，Ｃ，Ｄ，Ｅの多結晶シリコン薄膜トランジス
タのチャンネル領域の多結晶シリコン薄膜の膜厚は、そ
れぞれ５００Å，７５０Å，１０００Å，２００Åであ
る。
れた多結晶シリコン中の水素含有濃度が同じでも、多結
晶シリコン薄膜トランジスタのチャンネル領域を構成す
る多結晶シリコン薄膜の膜厚が異なると、電気的特性が
異なりえることを示したものである。図３に示したサン
プル Ａ，Ｃ，Ｄ，Ｅの多結晶シリコン薄膜トランジス
タのチャンネル領域の多結晶シリコン薄膜の膜厚は、そ
れぞれ５００Å，７５０Å，１０００Å，２００Åであ
る。
【００１６】これらのサンプルＡ，Ｃ，Ｄ，Ｅの電気的
特性から明らかなように、チャンネル領域を構成する多
結晶シリコンの膜厚が厚くなるほど、リーク電流が増加
する。適正な動作を保証するためには、リーク電流が低
いほうが良いが、膜厚２００Åの多結晶シリコン薄膜よ
り構成されたトランジスタの動作電流は、膜厚５００Å
の多結晶シリコン薄膜よりなるトランジスタの動作電流
に比べ低くなっている。この原因は、多結晶シリコン薄
膜中の捕獲電荷密度が同じでも、多結晶シリコン薄膜の
膜厚が２５０Åより小さくなると、ソース及びドレイン
電極領域のシート抵抗や配線材料との接触抵抗が著しく
大きくなり、チャンネル領域に印加される実効的なドレ
イン・ソース電極間電圧（ＶDS）が減少してしまうから
である。
特性から明らかなように、チャンネル領域を構成する多
結晶シリコンの膜厚が厚くなるほど、リーク電流が増加
する。適正な動作を保証するためには、リーク電流が低
いほうが良いが、膜厚２００Åの多結晶シリコン薄膜よ
り構成されたトランジスタの動作電流は、膜厚５００Å
の多結晶シリコン薄膜よりなるトランジスタの動作電流
に比べ低くなっている。この原因は、多結晶シリコン薄
膜中の捕獲電荷密度が同じでも、多結晶シリコン薄膜の
膜厚が２５０Åより小さくなると、ソース及びドレイン
電極領域のシート抵抗や配線材料との接触抵抗が著しく
大きくなり、チャンネル領域に印加される実効的なドレ
イン・ソース電極間電圧（ＶDS）が減少してしまうから
である。
【００１７】したがって、多結晶シリコン薄膜の膜厚を
２５０Åより小さくすると充分なオン・オフ比を得るこ
とができなくなる。また、多結晶シリコン薄膜トランジ
スタのチャンネル領域を構成する多結晶シリコン薄膜の
膜厚が２５０Å以上の場合、膜厚が厚くなると動作電流
が減少する。これは、多結晶シリコン薄膜中に含有水素
濃度が同じであっても、終端化されていないシリコンの
結合手によって構成される電荷による伝導キャリヤの散
乱が、膜厚が厚い程結晶粒界や結晶中において起りやす
くなるためである。チャンネル幅と実効チャンネル長が
１０μｍの多結晶シリコン薄膜トランジスタでゲート印
加電圧が１０Ｖのとき、１μＡ以上の動作電流を得るに
は、多結晶シリコン薄膜の膜厚を７５０Å以下にする必
要がある。以上の理由により、高性能多結晶シリコン薄
膜トランジスタの能動領域を構成する多結晶シリコン薄
膜の膜厚は２５０Å以上７５０Å以下で、その含有水素
濃度は５×１０20 ａｔｏｍ ｃｍ-3以上であることが適
正であると言える。
２５０Åより小さくすると充分なオン・オフ比を得るこ
とができなくなる。また、多結晶シリコン薄膜トランジ
スタのチャンネル領域を構成する多結晶シリコン薄膜の
膜厚が２５０Å以上の場合、膜厚が厚くなると動作電流
が減少する。これは、多結晶シリコン薄膜中に含有水素
濃度が同じであっても、終端化されていないシリコンの
結合手によって構成される電荷による伝導キャリヤの散
乱が、膜厚が厚い程結晶粒界や結晶中において起りやす
くなるためである。チャンネル幅と実効チャンネル長が
１０μｍの多結晶シリコン薄膜トランジスタでゲート印
加電圧が１０Ｖのとき、１μＡ以上の動作電流を得るに
は、多結晶シリコン薄膜の膜厚を７５０Å以下にする必
要がある。以上の理由により、高性能多結晶シリコン薄
膜トランジスタの能動領域を構成する多結晶シリコン薄
膜の膜厚は２５０Å以上７５０Å以下で、その含有水素
濃度は５×１０20 ａｔｏｍ ｃｍ-3以上であることが適
正であると言える。
【００１８】次に、このような多結晶シリコン薄膜トラ
ンジスタを製造する方法について説明する。この製法
は、基板上に周知の化学気相推積法（ＣＶＤ法）により
チャンネル領域，ドレイン領域およびソース領域となる
多結晶シリコン薄膜を形成し、ついでこの多結晶シリコ
ン薄膜をレーザ再結晶化法や電子ビーム再結晶法などの
溶融再結晶法により、一旦溶融し、再度固化せしめる。
この再固化後の多結晶シリコン薄膜の膜厚が２５０Å〜
７５０Åの範囲となるようにする。こののち、この再度
固化して再結晶化した多結晶シリコン薄膜に水素プラズ
マ処理を施して、多結晶シリコン薄膜中の含有水素の濃
度を５×１０20 ａｔｏｍ ｃｍ-3以上とする。
ンジスタを製造する方法について説明する。この製法
は、基板上に周知の化学気相推積法（ＣＶＤ法）により
チャンネル領域，ドレイン領域およびソース領域となる
多結晶シリコン薄膜を形成し、ついでこの多結晶シリコ
ン薄膜をレーザ再結晶化法や電子ビーム再結晶法などの
溶融再結晶法により、一旦溶融し、再度固化せしめる。
この再固化後の多結晶シリコン薄膜の膜厚が２５０Å〜
７５０Åの範囲となるようにする。こののち、この再度
固化して再結晶化した多結晶シリコン薄膜に水素プラズ
マ処理を施して、多結晶シリコン薄膜中の含有水素の濃
度を５×１０20 ａｔｏｍ ｃｍ-3以上とする。
【００１９】そして、この水素プラズマ処理工程後の種
々の工程においては、４００℃以上の加熱を行なわない
ことが極めて重要な要件となる。すなわち、水素プラズ
マ処理後の多結晶シリコン薄膜を４００℃以上に加熱す
ると、水素が多結晶シリコン薄膜から離脱し、水素含有
濃度が５×１０20 ａｔｏｍ ｃｍ-3未満となるためであ
り、水素の離脱を防止するためである。したがって、水
素プラズマ処理後に、この多結晶シリコン薄膜が形成さ
れた基板を何んらかの理由で加熱する際には、その加熱
温度を４００℃以下に、好ましくは３５０℃以下に抑え
る必要がある。このため、一連の製造工程において４０
０℃以上に加熱せねばならない場合は、水素プラズマ処
理工程の前に行うべきである。これによって、含有水素
濃度を５×１０20 ａｔｏｍ ｃｍ-3以上に保持すること
ができ、高電界効果易動度を持たせることが可能とな
る。
々の工程においては、４００℃以上の加熱を行なわない
ことが極めて重要な要件となる。すなわち、水素プラズ
マ処理後の多結晶シリコン薄膜を４００℃以上に加熱す
ると、水素が多結晶シリコン薄膜から離脱し、水素含有
濃度が５×１０20 ａｔｏｍ ｃｍ-3未満となるためであ
り、水素の離脱を防止するためである。したがって、水
素プラズマ処理後に、この多結晶シリコン薄膜が形成さ
れた基板を何んらかの理由で加熱する際には、その加熱
温度を４００℃以下に、好ましくは３５０℃以下に抑え
る必要がある。このため、一連の製造工程において４０
０℃以上に加熱せねばならない場合は、水素プラズマ処
理工程の前に行うべきである。これによって、含有水素
濃度を５×１０20 ａｔｏｍ ｃｍ-3以上に保持すること
ができ、高電界効果易動度を持たせることが可能とな
る。
【００２０】
【発明の効果】以上説明したように、本発明によれば、
レーザ再結晶化法などの溶融再結晶化法によって形成し
た膜厚が２５０Å以上７５０Å以下の多結晶シリコン薄
膜を用い、多結晶シリコン薄膜トランジスタのチャンネ
ル領域中の含有水素濃度を５×１０20 ａｔｏｍ ｃｍ-3
以上とすることより、高い電界効果易動度と低いリーク
電流の電気的特を有する高性能な多結晶シリコン薄膜ト
ランジスタを実現することができる。また、捕獲電荷密
度のみによって多結晶シリコン薄膜の膜質を制御するも
のと異なり、多結晶シリコン薄膜形成後であれば、多結
晶シリコン薄膜トランジスタ製造工程中いつでも可能な
ＳＩＭＳ分析により含有水素濃度を把握することによっ
て、多結晶シリコン薄膜の膜質を管理することが可能と
なる。このため多結晶シリコン薄膜の膜厚と含有水素濃
度の最適化により完成後のトランジスタの電気的特性を
予測できることから、高性能多結晶シリコン薄膜トラン
ジスタを作製するための工程管理を容易にし得る。ま
た、水素プラズマ処理後の工程の最高温度を４００℃よ
り低く保つことにより、含有水素の離脱を防ぎ多結晶シ
リコン薄膜トランジスタの信頼性を向上させる効果も有
する。
レーザ再結晶化法などの溶融再結晶化法によって形成し
た膜厚が２５０Å以上７５０Å以下の多結晶シリコン薄
膜を用い、多結晶シリコン薄膜トランジスタのチャンネ
ル領域中の含有水素濃度を５×１０20 ａｔｏｍ ｃｍ-3
以上とすることより、高い電界効果易動度と低いリーク
電流の電気的特を有する高性能な多結晶シリコン薄膜ト
ランジスタを実現することができる。また、捕獲電荷密
度のみによって多結晶シリコン薄膜の膜質を制御するも
のと異なり、多結晶シリコン薄膜形成後であれば、多結
晶シリコン薄膜トランジスタ製造工程中いつでも可能な
ＳＩＭＳ分析により含有水素濃度を把握することによっ
て、多結晶シリコン薄膜の膜質を管理することが可能と
なる。このため多結晶シリコン薄膜の膜厚と含有水素濃
度の最適化により完成後のトランジスタの電気的特性を
予測できることから、高性能多結晶シリコン薄膜トラン
ジスタを作製するための工程管理を容易にし得る。ま
た、水素プラズマ処理後の工程の最高温度を４００℃よ
り低く保つことにより、含有水素の離脱を防ぎ多結晶シ
リコン薄膜トランジスタの信頼性を向上させる効果も有
する。
【図１】多結晶シリコン薄膜中のＳＩＭＳ分析の結果を
示したグラフである。
示したグラフである。
【図２】含有水素濃度の異なる多結晶シリコン薄膜を能
動領域とする薄膜トランジスタの電気的特性を示すグラ
フである。
動領域とする薄膜トランジスタの電気的特性を示すグラ
フである。
【図３】膜厚の異なる多結晶シリコン薄膜を能動領域と
する薄膜トランジスタの電気的特性を示したグラフであ
る。
する薄膜トランジスタの電気的特性を示したグラフであ
る。
【図４】従来技術における多結晶シリコン薄膜トランジ
スタの電界効果易動度と捕獲電荷密度との関係を示した
グラフである。
スタの電界効果易動度と捕獲電荷密度との関係を示した
グラフである。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/336 9056−4Ｍ Ｈ０１Ｌ 29/78 ３１１ Ｈ 9056−4Ｍ ３１１ Ｙ
Claims (2)
- 【請求項１】 多結晶シリコン薄膜をチャンネル領域、
ドレイン領域およびソース領域とする多結晶シリコン薄
膜トランジスタにおいて、 多結晶シリコン薄膜の膜厚が２５０Å〜７５０Åで、チ
ャンネル領域、ドレイン領域およびソース領域中に存在
する水素濃度が５×１０20ａｔｏｍ ｃｍ-3以上である
ことを特徴とする多結晶シリコン薄膜トランジスタ。 - 【請求項２】 気相化学推積法によりチャンネル領域と
ドレイン領域およびソース領域となる多結晶シリコン薄
膜を製膜する工程と、この多結晶シリコン薄膜を一旦溶
融せしめた後に再度固化させる工程と、この多結晶シリ
コン薄膜に水素プラズマ処理を施す工程と、この水素プ
ラズマ処理工程後は４００℃以上の加熱を伴わない工程
を有することを特徴とする多結晶シリコン薄膜トランジ
スタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2296492A JPH05218430A (ja) | 1992-02-07 | 1992-02-07 | 多結晶シリコン薄膜トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2296492A JPH05218430A (ja) | 1992-02-07 | 1992-02-07 | 多結晶シリコン薄膜トランジスタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05218430A true JPH05218430A (ja) | 1993-08-27 |
Family
ID=12097271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2296492A Pending JPH05218430A (ja) | 1992-02-07 | 1992-02-07 | 多結晶シリコン薄膜トランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05218430A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5174328A (en) * | 1989-03-16 | 1992-12-29 | Kabushiki Kaisha Komatsu Seisakusho | Pressure control valve |
| JPH08148686A (ja) * | 1994-11-22 | 1996-06-07 | Nec Corp | 薄膜トランジスタおよびその製造方法 |
| US5808318A (en) * | 1996-03-03 | 1998-09-15 | Ag Technology Co., Ltd. | Polycrystalline semiconductor thin film for semiconductor TFT on a substrate having a mobility in a longitudinal direction greater than in a width direction |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59204275A (ja) * | 1983-05-06 | 1984-11-19 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
| JPS60136259A (ja) * | 1983-12-24 | 1985-07-19 | Sony Corp | 電界効果型トランジスタの製造方法 |
| JPS61116873A (ja) * | 1985-09-20 | 1986-06-04 | Shunpei Yamazaki | 半導体装置 |
| JPS6446968A (en) * | 1987-08-17 | 1989-02-21 | Nippon Telegraph & Telephone | Polycrystalline silicon thin film transistor and manufacture thereof |
| JPH01169962A (ja) * | 1987-12-24 | 1989-07-05 | Ricoh Co Ltd | 半導体装置 |
-
1992
- 1992-02-07 JP JP2296492A patent/JPH05218430A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59204275A (ja) * | 1983-05-06 | 1984-11-19 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
| JPS60136259A (ja) * | 1983-12-24 | 1985-07-19 | Sony Corp | 電界効果型トランジスタの製造方法 |
| JPS61116873A (ja) * | 1985-09-20 | 1986-06-04 | Shunpei Yamazaki | 半導体装置 |
| JPS6446968A (en) * | 1987-08-17 | 1989-02-21 | Nippon Telegraph & Telephone | Polycrystalline silicon thin film transistor and manufacture thereof |
| JPH01169962A (ja) * | 1987-12-24 | 1989-07-05 | Ricoh Co Ltd | 半導体装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5174328A (en) * | 1989-03-16 | 1992-12-29 | Kabushiki Kaisha Komatsu Seisakusho | Pressure control valve |
| JPH08148686A (ja) * | 1994-11-22 | 1996-06-07 | Nec Corp | 薄膜トランジスタおよびその製造方法 |
| US5888856A (en) * | 1994-11-22 | 1999-03-30 | Nec Corporation | Method of fabricating a top-gate type thin film transistor with dangling bonds of silicon partly combined with hydrogen |
| US6087206A (en) * | 1994-11-22 | 2000-07-11 | Nec Corporation | Method of fabricating a top-gate type thin film transistor with dangling bonds of silicon partly combined with hydrogen |
| US5808318A (en) * | 1996-03-03 | 1998-09-15 | Ag Technology Co., Ltd. | Polycrystalline semiconductor thin film for semiconductor TFT on a substrate having a mobility in a longitudinal direction greater than in a width direction |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5817548A (en) | Method for fabricating thin film transistor device | |
| EP0513590B1 (en) | Thin-film transistor and method for manufacturing it | |
| JP2536426B2 (ja) | 半導体装置の製造方法 | |
| KR100863446B1 (ko) | 반도체층의 도핑방법, 박막 반도체 소자의 제조방법, 및박막 반도체 소자 | |
| JP2005175476A (ja) | 多結晶シリコン薄膜の製造方法およびそれを利用したトランジスタの製造方法 | |
| US5242844A (en) | Semiconductor device with polycrystalline silicon active region and method of fabrication thereof | |
| JP2570179B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH0296374A (ja) | 半導体装置およびその製造方法 | |
| JPH10125926A (ja) | 半導体装置およびその作製方法 | |
| EP0152625B1 (en) | Method for fabricating a semiconductor device having a polycrystalline silicon-active region. | |
| JPH0329189B2 (ja) | ||
| Furuta et al. | Reliability of low-temperature poly-Si thin film transistors with lightly doped drain structures | |
| JPH0323639A (ja) | 薄膜トランジスタ | |
| JPS6344769A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JP2616034B2 (ja) | 半導体集積回路装置 | |
| JPH0969631A (ja) | 半導体装置、その製造方法およびその製造装置、並びに液晶表示装置 | |
| Fan et al. | Fabrication of high performance low-temperature poly-Si thin-film transistors using a modulated process | |
| JP2941984B2 (ja) | 半導体装置 | |
| JPS61184882A (ja) | 薄膜トランジスタ | |
| JPS622705B2 (ja) | ||
| JPS61242077A (ja) | 薄膜トランジスタの製造方法 | |
| JPS61225838A (ja) | 電極配線の形成方法 | |
| JP2000114541A (ja) | 半導体素子の製造方法 | |
| JP2911255B2 (ja) | 半導体装置及びその製造方法 | |
| JPH04158529A (ja) | 半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970415 |