JPH03236629A - 同期型発振回路 - Google Patents
同期型発振回路Info
- Publication number
- JPH03236629A JPH03236629A JP2031566A JP3156690A JPH03236629A JP H03236629 A JPH03236629 A JP H03236629A JP 2031566 A JP2031566 A JP 2031566A JP 3156690 A JP3156690 A JP 3156690A JP H03236629 A JPH03236629 A JP H03236629A
- Authority
- JP
- Japan
- Prior art keywords
- output
- frequency
- circuit
- input
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 title claims 3
- 230000001360 synchronised effect Effects 0.000 claims description 6
- 230000000630 rising effect Effects 0.000 claims description 3
- 239000013078 crystal Substances 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は９回路規模が小さくて安価な同期型ディジタル
発振回路に関するものである□〔従来の技術〕 従来は、同期信号に対し、出力するクロック０ジツタを
クロック周波数の】／８におさえ、かつ高い周波数のク
ロック（例えば５０ＭＨｚ相当のクロック周波数）を出
力する同期型発振器はアナログ回路を用いて構成してい
るため９周波数及びジッタをクロック周波数のｌ／８に
おさえるための調整の煩雑さや９回路構成の複雑さで回
路規模が大きくなり、かつ値段が高価であった。
発振回路に関するものである□〔従来の技術〕 従来は、同期信号に対し、出力するクロック０ジツタを
クロック周波数の】／８におさえ、かつ高い周波数のク
ロック（例えば５０ＭＨｚ相当のクロック周波数）を出
力する同期型発振器はアナログ回路を用いて構成してい
るため９周波数及びジッタをクロック周波数のｌ／８に
おさえるための調整の煩雑さや９回路構成の複雑さで回
路規模が大きくなり、かつ値段が高価であった。
前述の従来技術には１周波数等の微妙な調整の煩雑さや
９回路規模が大きく、値段が高価となる欠点がある□ 本発明は、これらの欠点を除去するため、ディジタル回
路のみにて本同期型発振器を構成することにより、調整
部分をなくシ９９回路規模極端に小さくシ、また価格を
安価にすることを目的とする０ 〔課題を解決するための手段および作用〕本発明は上記
の目的を達成するため、同期型発振器をディジタル回路
のみで構成し、同期信号に対してクロック周波数の１／
８ジツタ内でクロック出力するようにしたものである。
９回路規模が大きく、値段が高価となる欠点がある□ 本発明は、これらの欠点を除去するため、ディジタル回
路のみにて本同期型発振器を構成することにより、調整
部分をなくシ９９回路規模極端に小さくシ、また価格を
安価にすることを目的とする０ 〔課題を解決するための手段および作用〕本発明は上記
の目的を達成するため、同期型発振器をディジタル回路
のみで構成し、同期信号に対してクロック周波数の１／
８ジツタ内でクロック出力するようにしたものである。
その結果、調整部分がなくなり９回路規模が極端に小さ
くなり、また安価な同期型発振器とすることができる。
くなり、また安価な同期型発振器とすることができる。
以下９本発明の一実施例を第１図、第２図により説明す
る。１は正相、逆相の２つの方形波を同時出力するゲー
ト回路で、水晶発振器７に接続されている。ゲート回路
１出力は、それぞれトグル型フリップフロップ２，３の
トリガ一端子Ｔに接続される０トグル型フリップフロッ
プ２，３のそれぞれのデータ出力Ｑは２入力アンド回路
４のそれぞれの入力端子に接続され、その出力はトグル
型フリップフロップ５のトリガ一端子Ｔに接続され、ト
グル型フリップフロップ５のデータ出力Ｑに所望のクロ
ック出力を得る。
る。１は正相、逆相の２つの方形波を同時出力するゲー
ト回路で、水晶発振器７に接続されている。ゲート回路
１出力は、それぞれトグル型フリップフロップ２，３の
トリガ一端子Ｔに接続される０トグル型フリップフロッ
プ２，３のそれぞれのデータ出力Ｑは２入力アンド回路
４のそれぞれの入力端子に接続され、その出力はトグル
型フリップフロップ５のトリガ一端子Ｔに接続され、ト
グル型フリップフロップ５のデータ出力Ｑに所望のクロ
ック出力を得る。
また、水晶発振器７から出力されるクロック信号とは非
同期に入力される同期信号は、インバータ回路６の入力
端子に接続され、その出力は各トグル型フリップフロッ
プ２． ３．５のリセット端子に接続される。
同期に入力される同期信号は、インバータ回路６の入力
端子に接続され、その出力は各トグル型フリップフロッ
プ２． ３．５のリセット端子に接続される。
以下この動作について説明する。フリップフロップ５の
出力のクロック周波数１０４倍の周波数４ｆを出力する
水晶発振器７０出力Ａ（第２図の波形Ａ）を、正相、逆
相の２つの方形波を発生するゲート回路１に入力するこ
とにより、第２図に示す正相、逆相の２つの方形波Ｂｌ
、ＣＩを作る。
出力のクロック周波数１０４倍の周波数４ｆを出力する
水晶発振器７０出力Ａ（第２図の波形Ａ）を、正相、逆
相の２つの方形波を発生するゲート回路１に入力するこ
とにより、第２図に示す正相、逆相の２つの方形波Ｂｌ
、ＣＩを作る。
各方形波はそれぞれ、トグル型フリップフロップ２．３
のトリガ一端子Ｔに入力され、立上がりエツジで分周さ
れ、水晶発振器７の出力周波数４ｆの１７２の周波数２
ｆ（第２図の波形Ｂ２’、Ｃ２）となって出力される。
のトリガ一端子Ｔに入力され、立上がりエツジで分周さ
れ、水晶発振器７の出力周波数４ｆの１７２の周波数２
ｆ（第２図の波形Ｂ２’、Ｃ２）となって出力される。
このそれぞれの方形波の信号Ｂ２．Ｃ２は、２入力アン
ド回路４に入力され、この出力から第２図に示す波形り
の信号を得る。ここで、水晶発振器７の出力波形Ａと非
同期に入力される同期信号（第２図の波形Ｆ）が、ジッ
タＪ１をもって各トグル型フリップフロップ２． ３．
５のリセット端子Ｒに入力された場合でも、トグル型フ
リップフロップ２，３出力のそれぞれの方形波の信号Ｂ
２゜Ｃ２は、２人力、アンド回路４にてアンドがとられ
るため、２入力アンド回路４の出力信号（第２図の波形
Ｄ）におけるジッタＪ２は、水晶発振器７０周波数４ｆ
の１／２周期、すなわち１／８ｆ内におさまることにな
る。そして、２入力アンド回路４の出力なトグル型フリ
ップフロップ５により１／２に分周することにより、出
力Ｅ（第２図の波形Ｅ）の周波数ｆになる。
ド回路４に入力され、この出力から第２図に示す波形り
の信号を得る。ここで、水晶発振器７の出力波形Ａと非
同期に入力される同期信号（第２図の波形Ｆ）が、ジッ
タＪ１をもって各トグル型フリップフロップ２． ３．
５のリセット端子Ｒに入力された場合でも、トグル型フ
リップフロップ２，３出力のそれぞれの方形波の信号Ｂ
２゜Ｃ２は、２人力、アンド回路４にてアンドがとられ
るため、２入力アンド回路４の出力信号（第２図の波形
Ｄ）におけるジッタＪ２は、水晶発振器７０周波数４ｆ
の１／２周期、すなわち１／８ｆ内におさまることにな
る。そして、２入力アンド回路４の出力なトグル型フリ
ップフロップ５により１／２に分周することにより、出
力Ｅ（第２図の波形Ｅ）の周波数ｆになる。
結果として、同期信号Ｆに対し、出力Ｅの周波数ｆの１
／８周期の時間内のジッタでクロック出力Ｅを発生させ
ることができる。
／８周期の時間内のジッタでクロック出力Ｅを発生させ
ることができる。
以上述べた如く１本発明によれば回路規模が小さくて、
安価な同期型発振器が実現できる０
安価な同期型発振器が実現できる０
第１図は本発明の一実施例を示すブロック図。
第２図はその各部波形図である。
１はゲート回路、 ２．３．５はトグル型フリップフ
ロップ、４は２入力アンド回路、６はインバータ回路、
７は水晶発振器である。
ロップ、４は２入力アンド回路、６はインバータ回路、
７は水晶発振器である。
Claims (1)
- １、発振周波数４ｆの発振器の出力を、正相、逆相の２
つの方形波を発生するゲート回路の入力に加え、該ゲー
ト回路の正相出力を第１のフリップフロップの入力に加
え、逆相出力を第２のフリップフロップの入力に加える
ことにより、上記第１、第２のフリップフロップの出力
に繰返し周波数２ｆの方形波を得、該両出力を２入力ア
ンド回路に加え、該アンド回路の出力をさらに第３のフ
リップフロップの入力に加え、その出力に繰返し周波数
ｆの方形波を得る手段と、方形波の同期信号を上記第１
、第２、第３のフリップフロップのリセット端子に加え
る手段とを有し、該同期信号の立上り部に時間変動が生
じた場合、繰返し周波数ｆに分周された上記出力方形波
の立上り部の時間変動が１／（８ｆ）以内におさまるよ
うにしたことを特徴とする同期型発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2031566A JPH03236629A (ja) | 1990-02-14 | 1990-02-14 | 同期型発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2031566A JPH03236629A (ja) | 1990-02-14 | 1990-02-14 | 同期型発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03236629A true JPH03236629A (ja) | 1991-10-22 |
Family
ID=12334731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2031566A Pending JPH03236629A (ja) | 1990-02-14 | 1990-02-14 | 同期型発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03236629A (ja) |
-
1990
- 1990-02-14 JP JP2031566A patent/JPH03236629A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2787725B2 (ja) | データ・クロックのタイミング合わせ回路 | |
| US5475322A (en) | Clock frequency multiplying and squaring circuit and method | |
| GB2259620A (en) | Odd-number frequency divider with square wave output | |
| JP2003188686A (ja) | 電圧ピークを低減するためのデジタルフィルタ | |
| JPH03236629A (ja) | 同期型発振回路 | |
| JPH03163908A (ja) | クロツク信号遅延回路 | |
| JPH03758Y2 (ja) | ||
| JPH0277914A (ja) | 多相クロック発生回路 | |
| JP2543108B2 (ja) | 同期パルス発生装置 | |
| JP2665257B2 (ja) | クロック乗せ換え回路 | |
| JP2959420B2 (ja) | 位相比較回路 | |
| JP2545010B2 (ja) | ゲ―ト装置 | |
| JPH0537315A (ja) | π／２位相差信号発生回路 | |
| JPH05308263A (ja) | ディジタル位相比較器 | |
| KR940000643Y1 (ko) | 플립플롭 회로를 이용한 동기펄스 발생회로 | |
| KR100206890B1 (ko) | 구형파 출력 동기회로 | |
| JP2743407B2 (ja) | クロックパルス発生回路 | |
| KR960003372Y1 (ko) | 디지탈 신호지연장치 | |
| JPH05122018A (ja) | ２相パルス発生回路 | |
| JPS62227220A (ja) | 分周回路 | |
| JPH06310999A (ja) | ２相パルス発生回路 | |
| JPS5967730A (ja) | Ｐｌｌ回路 | |
| JPS63298514A (ja) | 高速デ−タ処理回路 | |
| JPS61234617A (ja) | 信号同期クロツクパルス作成回路 | |
| JPH0786889A (ja) | パルス信号発生回路 |