JPH03238557A - Cad system - Google Patents
Cad systemInfo
- Publication number
- JPH03238557A JPH03238557A JP2032514A JP3251490A JPH03238557A JP H03238557 A JPH03238557 A JP H03238557A JP 2032514 A JP2032514 A JP 2032514A JP 3251490 A JP3251490 A JP 3251490A JP H03238557 A JPH03238557 A JP H03238557A
- Authority
- JP
- Japan
- Prior art keywords
- printed circuit
- circuit board
- virtual
- connection information
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
挟1辷り号
本発明はCADシステムに係り、特にプリント基板のパ
ターン設計を行なうCADシステムに関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a CAD system, and particularly to a CAD system for designing patterns of printed circuit boards.
茸」uL術
プリント基板に実装される部品の数、そして各部品間を
結線するための接続情報(ネット)数は、とくにアナロ
グ系部品を使用する場合、プリント基板に実装される回
路の高集積化が促進されるにつれて増大し、したがって
基板面積が以前と同じでもCADシステムに入力すべき
データ量は飛躍的に増大する。したがってCADシステ
ムを使用してプリント基板のパターン設計を行なうのに
その設計操作が非常に時間がかかるという問題があった
。Mushroom uL technology The number of components mounted on a printed circuit board and the number of connection information (nets) used to connect each component depend on the high degree of integration of the circuit mounted on the printed circuit board, especially when analog components are used. The amount of data to be input into a CAD system increases dramatically even if the substrate area remains the same as before. Therefore, there is a problem in that it takes a very long time to design a pattern for a printed circuit board using a CAD system.
プリント基板のパターン設計に時間が以前に増してかか
るのは、回路規模の増大にのみ起因するのではなく、一
つのプリント基板に対して各設計担当者が個別に設計す
る複数の回路ブロックを実装しなければならないので、
プリント基板のパターン設計を行なう設計担当者は自分
の知らない回路についてプリント基板のパターン化を行
なえない場合が多いためである。The reason why printed circuit board pattern design takes longer than before is not only due to the increase in circuit scale, but also because multiple circuit blocks designed individually by each designer are mounted on a single printed circuit board. Because I have to
This is because the person in charge of designing the printed circuit board pattern is often unable to pattern the printed circuit board for circuits that he or she does not know about.
目 的
本発明はこのような事情に鑑みてなされたものであり、
プリント基板のパターン設計の作業効率の向上を図った
編集機能を有するCADシステムを提供することを目的
とする。Purpose The present invention has been made in view of these circumstances,
An object of the present invention is to provide a CAD system having an editing function that improves work efficiency in designing patterns for printed circuit boards.
発明の開示
本発明によるCADシステムは、一つの設計すべき回路
内容を複数のブロックに分割した回路ブロックを構成す
る回路要素の接続情報および部品情報を含む各種データ
を入力する入力手段と、該入力手段により入力された各
種データを記憶する記憶手段と、該記憶手段から各回路
ブロックの前記接続情報および部品情報を読み出し、該
接続情報および部品情報から各回路ブロックに対応する
各仮想プリント基板のパターンを作成するとともに、各
仮惣プリント基板における回路要素間の接続情報および
部品情報を前記記憶手段に格納し、前記各仮想プリント
基板のパターン作成段階で設計変更が生した場合にはそ
の設計変更内容に応じて該当する各仮想プリント基板の
前記記憶手段に格納された接続情報を修正し、最終的に
決定された各仮想プリント基板接続情報および部品情報
に基づいて前記各回路ブロックの回路図に対応する複数
の仮想プリント基板のパターンを一つのプリント基板の
パターンとして集合化するデータ処理手段とを有する。DISCLOSURE OF THE INVENTION A CAD system according to the present invention includes an input means for inputting various data including connection information and component information of circuit elements constituting a circuit block in which one circuit content to be designed is divided into a plurality of blocks; a storage means for storing various data inputted by the means; and a storage means for reading the connection information and component information of each circuit block from the storage means, and a pattern of each virtual printed circuit board corresponding to each circuit block from the connection information and component information. At the same time, connection information between circuit elements and component information on each virtual printed circuit board are stored in the storage means, and if a design change occurs at the pattern creation stage of each virtual printed circuit board, the content of the design change is stored. Correct the connection information stored in the storage means of each virtual printed circuit board according to the above, and correspond to the circuit diagram of each circuit block based on the finally determined virtual printed circuit board connection information and component information. and data processing means for aggregating a plurality of virtual printed circuit board patterns into one printed circuit board pattern.
実施例の説明
次に添付図面を参照して本発明の実施例を詳細に説明す
る。第1図には本発明に係るCADシステムの一実施例
の構成が示されている。同図においてCADシステムは
、回路設計およびプリント基板のパターン設計を行なう
CAD本体IOと、CAD本体IOに対して回路設計お
よびプリント基板のパターン設計を支援するために予備
的な回路設計、技術情報の検索、情報管理等を行なう周
辺システム12とからなる。DESCRIPTION OF THE EMBODIMENTS Embodiments of the present invention will now be described in detail with reference to the accompanying drawings. FIG. 1 shows the configuration of an embodiment of a CAD system according to the present invention. In the figure, the CAD system includes a CAD main body IO that performs circuit design and printed circuit board pattern design, and a CAD main body IO that provides preliminary circuit design and technical information to support circuit design and printed circuit board pattern design. It consists of a peripheral system 12 that performs searches, information management, etc.
CAD本体IOは、メインコンピュータ100と、図形
人力装置102 、104と、プログラム入力装置10
6と、静電ブロック108と、プリンタ110とから構
成され、回路設計およびプリント基板のパターン設計作
業を主として担当する。The CAD main body IO includes a main computer 100, graphic human power devices 102 and 104, and a program input device 10.
6, an electrostatic block 108, and a printer 110, and is mainly responsible for circuit design and printed circuit board pattern design work.
メインコンピュータ100は、CPU 、 lif!気
テープ装置、磁気ディスク装置等の記憶装置、インタフ
ェース、および変復調装置等から構成されている。The main computer 100 includes a CPU, lif! It consists of a storage device such as a magnetic tape device or a magnetic disk device, an interface, a modulation/demodulation device, and the like.
図形入力装置102 、104は、回路設計およびブノ
ント基板のパターン設計を行なう際の各種データを人力
する装置である。The graphic input devices 102 and 104 are devices for manually inputting various data when designing a circuit and designing a pattern for a Benont board.
プログラム入力装置106は、ネットリスト(回路要素
の接続情報および部品情報を含むデータ)作成プログラ
ム、部品配置・配線プログラム、デザインルールチエツ
クプログラム、出力系プログラム、部品検索プログラム
等の各種プログラムをメインコンピュータ100の記憶
装置あるいはブタ集計用のパーソナルコンピュータ(以
下、パソコンと記す。)120内の記憶装置に格納する
装置である。The program input device 106 inputs various programs such as a netlist (data including circuit element connection information and component information) creation program, component placement/wiring program, design rule check program, output system program, and component search program to the main computer 106. This is a device that stores the data in the storage device of 120 or in the storage device of a personal computer (hereinafter referred to as a personal computer) 120 for collecting pigs.
静電プロッタ108は、CAD本体IOにより設計され
た回路図、プリントパターン等を描出する図形出力装置
である。The electrostatic plotter 108 is a graphic output device that draws circuit diagrams, print patterns, etc. designed by the CAD main body IO.
プリンタ110は、ネットリスト、部品表等のデータを
ハードコピーとして出力する。The printer 110 outputs data such as a netlist and a parts list as a hard copy.
周辺システム12はデータ集計用パソコン120と、デ
ータ集計用パソコン120に電話回線200.202を
介して接続され設計拠点に配置される回路図入力装置1
22 、124とから構成されている。ここで本実施例
では電話回線を介してデータ集計用パソコン120と設
計拠点に配置される回路図人力装置122 、124と
を接続するように構成されているが、これに限らずLA
NfLocal Area Network)を介して
接続するようにしてちよい。The peripheral system 12 includes a data aggregation personal computer 120 and a circuit diagram input device 1 connected to the data aggregation personal computer 120 via telephone lines 200 and 202 and located at the design base.
22, 124. Here, in this embodiment, the data aggregation personal computer 120 is configured to be connected to the circuit diagram human-powered devices 122 and 124 located at the design base via a telephone line, but the invention is not limited to this.
NfLocal Area Network).
CAD本体IOは各設計作業項目に応した会話機能、自
動作成機能を有している。The CAD main body IO has a conversation function and automatic creation function corresponding to each design work item.
次に上記構成からなるCADシステムによる設計作業に
ついて説明する。第2図には複数の回路フロックの回路
設計の段階から、これらの複数の回路ブロックを一体化
した回路のプリント基板のパターン設計を行なうまでの
段階が概念的に示されており、第3図にはその手順が示
されている。これらの図において段階fI)では、設計
目標とする一つの設計すべき回路内容が複数のブロック
に分割された各回路ブロック(本実施例では回路ブロッ
クA、Bの二つ)を各設計担当者が個別に周辺システム
12の回路図人力装置122 、124により表示画面
上で確認しながら、その回路ブロックを構成する回路要
素の接続情報および部品情報、すなわちネットリストを
電話回線200 、202 、ブタ集計用パソコン12
0を介してCAD本体lOのメインコンピュータ100
内の記憶装置に転送する。ここで回路設計を行なう際に
入力される接続情報としては相互に接続されるグループ
(回路要素の集合体)名と接続されるビンの名称があり
、部品情報としては部品発生順番号、回路図上での部品
位置情報、回路図上での部品の向きを示す情報、部品名
称(部品登録名称)、リファレンスNo、 (部品を
各素子別に、たとえばIC、トランジスタ、抵抗などに
グループ分けを行ない、それぞれグループ内で番号を付
したものfRl 、 Ql、 IC1等))および基板
用部品名(基板に展開した場合の部品名称)がある。部
品発生順番号は、部品データを部品ファイルから取り出
してきた状態では未だリファレンスNo が付けられ
ておらず、このために個々の部品を区別するために付さ
れる番号である。Next, design work using the CAD system having the above configuration will be explained. Figure 2 conceptually shows the stages from the circuit design stage of multiple circuit blocks to the pattern design of the printed circuit board of the circuit that integrates these multiple circuit blocks, and Figure 3. shows the procedure. In step fI) in these figures, each design person divides each circuit block (in this example, two circuit blocks A and B) in which one circuit content to be designed as a design goal is divided into multiple blocks. While individually checking the circuit diagram manual devices 122 and 124 of the peripheral system 12 on the display screen, the connection information and component information of the circuit elements constituting the circuit block, that is, the net list, are summarized by the telephone lines 200 and 202, and the pig total. computer 12
0 to the main computer 100 of the CAD main body lO
Transfer to the internal storage device. The connection information that is input when designing a circuit includes the names of groups (collections of circuit elements) that are connected to each other and the names of the bins that are connected, and the component information that is input is the order number of parts and the circuit diagram. Information on the component position on the circuit diagram, information indicating the orientation of the component on the circuit diagram, component name (registered component name), reference number, (Parts are grouped by each element, such as IC, transistor, resistor, etc.) There are numbered items within each group (fRl, Ql, IC1, etc.) and board component names (component names when developed on a board). The component generation order number is a number assigned to distinguish individual components because a reference number has not yet been attached to the component data when the component data is extracted from the component file.
次に段階f II lでは、こうしてCAD本体10の
メインコンピュータ100内の記憶装置に格納された各
回路ブロックの設計データ(回路要素の接続情報および
部品情報を含む)を読み出し、図形入力装置102 、
104の画面上で確認しながら回路ブロックA、Bにそ
れぞれ対応する仮想プリント基板A、Hのプリントパタ
ーンがCAD本体lOの会話機能および自動作成機能に
基づいて設計される。Next, in step f II l, the design data of each circuit block (including circuit element connection information and component information) stored in the storage device in the main computer 100 of the CAD main body 10 is read out, and the graphic input device 102 ,
While checking on the screen 104, print patterns for virtual printed circuit boards A and H corresponding to circuit blocks A and B, respectively, are designed based on the conversation function and automatic creation function of the CAD main body IO.
ここで第6図に示すように最終的には一枚のプリント基
板30として集合化される仮想プリント基板A600.
プリント基板B602にそれぞれ、二つの抵抗の直列回
路を形成すべきものと想定する。この場合に抵抗のリフ
ァレンスNo、はプリント基板A600.プリント基板
B602で重複しないようにCAD本体lOにおけるメ
インコンピュータ100内の記憶装置に格納されたプロ
グラムにより与えられる。Here, as shown in FIG. 6, a virtual printed circuit board A600.
It is assumed that a series circuit of two resistors is to be formed on each printed circuit board B602. In this case, the reference number of the resistor is printed circuit board A600. It is given by a program stored in the storage device in the main computer 100 in the CAD main body 10 so as not to be duplicated on the printed circuit board B602.
しかし、各回路ブロックに対応じて設計された仮想プリ
ント基板A、Bにおける回路要素間の接続情報は重複し
て存在する。すなわち、各回路ブロックの仮想プリント
基板毎にCAD本体10側で回路要素間の接続情報を順
番に付けていくようにソフトウェアが作成されているた
めに当然に重複した番号が生じる6たとえば第6図に示
すようにプリント基板A600における抵抗R1の端子
2と抵抗R2における端子lとが接続されることを示す
接続情報S01に対して、プリント基板B700におけ
る抵抗R3の端子2と抵抗R4における端子1とが接続
されることを示す接続情報SOIが重複する。However, connection information between circuit elements on virtual printed circuit boards A and B designed corresponding to each circuit block exists redundantly. In other words, since the software is created so that connection information between circuit elements is sequentially attached on the CAD main body 10 side to each virtual printed circuit board of each circuit block, duplicate numbers naturally occur6.For example, as shown in FIG. As shown in the figure, for connection information S01 indicating that terminal 2 of resistor R1 on printed circuit board A600 and terminal 1 of resistor R2 are connected, terminal 2 of resistor R3 on printed circuit board B700 and terminal 1 of resistor R4 are connected. The connection information SOI indicating that the two are connected overlaps.
この段階 +Ill では、前記仮想プリント基板A、
Bにおける回路要素間の接続情報および部品情報が、プ
リントパターンが設計されている期間内に、CAD本体
IOにおけるメインコンピュータ100内の記憶装置に
格納される。面、本実施例に係るCADシステムでは各
回路ブロックに対応じて設計された仮想プリント基板に
実装される部品のノファレンスNo、は重複しないよう
に与えられるが、このリファレンスNo を各仮想プ
リント基板で重複して与え、各仮想プリント基板を集合
化する際に指定された部品のリファレンスNo を有
効とし、他の部品に付された重複するリファレンスNo
を別のリファレンスNo、に変更するようにしても
よい。At this stage +Ill, the virtual printed circuit board A,
Connection information between circuit elements and component information in B are stored in the storage device in the main computer 100 in the CAD main body IO during the period in which the print pattern is designed. On the other hand, in the CAD system according to this embodiment, reference numbers of components to be mounted on virtual printed circuit boards designed corresponding to each circuit block are given so as not to overlap. The reference numbers of the specified parts are valid when each virtual printed circuit board is assembled, and the duplicate reference numbers attached to other parts are
may be changed to another reference number.
次に段階(III lでは、段階f II )において
仮想プリント基板A、Bのいずれか、または双方にプリ
ントパターンの設計変更が生した場合にはメインコンピ
ュータ100内の記憶装置に一旦、格納された上記接続
情報および部品情報は修正されて再度、メインコンピュ
ータ100内の記憶装置に格納される。Next, in the step (step f II in III l), if a print pattern design change occurs in either or both of the virtual printed circuit boards A and B, the design change is temporarily stored in the storage device in the main computer 100. The above connection information and parts information are corrected and stored again in the storage device within the main computer 100.
このようにして仮想プリント基板A、Bの接続′清報お
よび部品情報の内容は段階(II lの設計作業が終了
した後に最終的に確定する。In this way, the contents of the connection information and component information of the virtual printed circuit boards A and B are finally determined after the design work in stage (II) is completed.
更に段階+ [V )では、段階(II lにおいて各
回路ブロックに対応じて設計された仮想プリント基板A
、Bの、最終的に確定した接続情報および部品情報に基
づいて仮想プリント基板A、Bのパターンが一つのプリ
ント基板のパターンとして集合化される。第4図を参解
してプリント基板A300のプリントパターンと、プリ
ント基板B502のプリントパターンとを集合化する場
合について説明する。この場合にプリント基板A300
、プリント基板B502における仮想端子名をJP−1
−001とする。この仮想端子名が同一のグループは各
回路ブロックに対応する仮想プリント基板、たとえば仮
想プリント基板A、Bが一枚のプリント基板として集合
化される際に一点に接続されることを示す接続情報とし
てのネットリストが上述したように段階+1111にお
いて最終的に確定した仮想プリント基板A、Hの接続情
報および部品情報に基づいて作成されている。このネッ
トリストはCAD本体IOにおけるメインコンピュータ
100内の記憶装置に格納されている。この仮想端子は
各回路ブロックにおける配線目標として設定され、これ
らの各回路ブロックに対応する仮想プリント基板が設計
される。Furthermore, in step +[V], the virtual printed circuit board A designed corresponding to each circuit block in step (II l) is
, B, the patterns of the virtual printed circuit boards A and B are collected as one printed circuit board pattern based on the finally determined connection information and component information of the virtual printed circuit boards A and B. With reference to FIG. 4, a case will be described in which the printed patterns of the printed circuit board A300 and the printed patterns of the printed circuit board B502 are aggregated. In this case, the printed circuit board A300
, the virtual terminal name on printed circuit board B502 is JP-1.
-001. This group with the same virtual terminal name is used as connection information indicating that the virtual printed circuit boards corresponding to each circuit block, for example virtual printed circuit boards A and B, are connected to one point when they are assembled as a single printed circuit board. The netlist has been created based on the connection information and component information of the virtual printed circuit boards A and H that were finally determined in step +1111 as described above. This netlist is stored in the storage device in the main computer 100 in the CAD main body IO. This virtual terminal is set as a wiring target in each circuit block, and a virtual printed circuit board corresponding to each of these circuit blocks is designed.
図形入力装置102(または104)を操作することに
より上記ネットリストをメインコンピュータ100内の
記憶装置より読み出して参囮し、二つの仮想プリント基
板A、Bにおいて仮想端子名が同一の回路要素の集合体
であるグループを特定するブタ(接続情報)を検索し、
表示画面上で確認しながら接続するように画面操作を行
なう。たとえば第4図に示すようにプリント基板A30
0.プリント基板B502において同一の仮想端子名と
して、JP−1−001が存在するものとする。図形入
力装置102(または104)の入力操作により、仮想
端子JP−1−001に接続されている部品名およびそ
の端子名並びにこれらの回路要素の接続情報を特定する
データが画面上に表示される。すなわちプリント基板A
300の接続情報として5001 fJP−1−001
R2−001,IC−008)が、またプリント基板B
3D2(7)接続情報として5OO8fJP−1−00
1,Q8−003)がリストとして表示されるとともに
、第4図に示したプリントパターン(同図では説明の便
宜上、回路素子のシンボルで示されている。)が表示さ
れる。ここでデータ5001fJP−1−001,R2
−001,IC−008)はプリント基板A300内の
仮想端子300A fJP−1−0011に抵抗R2の
端子001と集積回路IC3の端子008とが接続され
、この接続内容を示す接続情報名が3001であること
を示している。同様に8008 fJP−1−001゜
Q8−003)はプリント基板B502内の仮想端子0
03(JP−1−0011にトランジスタQ8が接続さ
れていることを小している。By operating the graphic input device 102 (or 104), the netlist is read from the storage device in the main computer 100 and used as a decoy, and a collection of circuit elements with the same virtual terminal name on the two virtual printed circuit boards A and B is created. Search for the pig (connection information) that identifies the group that is the body,
Perform screen operations to connect while checking on the display screen. For example, as shown in Figure 4, the printed circuit board A30
0. It is assumed that JP-1-001 exists as the same virtual terminal name on the printed circuit board B502. Through an input operation on the graphic input device 102 (or 104), data specifying the name of the component connected to the virtual terminal JP-1-001, the name of its terminal, and the connection information of these circuit elements are displayed on the screen. . That is, printed circuit board A
5001 fJP-1-001 as connection information of 300
R2-001, IC-008) is also printed circuit board B
3D2(7) 5OO8fJP-1-00 as connection information
1, Q8-003) is displayed as a list, and the print pattern shown in FIG. 4 (in the same figure, for convenience of explanation, it is shown as a symbol of a circuit element) is displayed. Here data 5001fJP-1-001, R2
-001, IC-008), the terminal 001 of the resistor R2 and the terminal 008 of the integrated circuit IC3 are connected to the virtual terminal 300A fJP-1-0011 in the printed circuit board A300, and the connection information name indicating the content of this connection is 3001. It shows that there is. Similarly, 8008 fJP-1-001゜Q8-003) is the virtual terminal 0 in the printed circuit board B502.
03 (reducing that transistor Q8 is connected to JP-1-0011).
上述した例でプリント基板A300とプリント基板B5
02のプリントパターンを集合化すると、仮想端子30
0A (JP−1−0011と仮想端子003 fJP
−1−001+とが接続されるようにデータが変更され
、仮想端子JP−1−001なる端子は消失する。この
際に集合化された回路ブロックの接続情報は変更され、
−枚のプリント基板30の接続情報として新たにたとえ
ば5004 (R2−001,IC3−008,Q8−
003)として書き換えられる。この接続情報5004
はプリント基板A300とブノント基板B502のプリ
ントパターンが集合化されたプリント基板30内には一
つしか存在しない。In the above example, printed circuit board A300 and printed circuit board B5
When the print patterns of 02 are aggregated, the virtual terminal 30
0A (JP-1-0011 and virtual terminal 003 fJP
The data is changed so that JP-1-001+ is connected, and the virtual terminal JP-1-001 disappears. At this time, the connection information of the assembled circuit blocks is changed,
For example, 5004 (R2-001, IC3-008, Q8-
003). This connection information 5004
Only one exists in the printed circuit board 30 in which the printed patterns of the printed circuit board A300 and the printed circuit board B502 are assembled.
第4図では説明の便宜上、プリント基板A300. B
502にはそれぞれ、回路要素のグループは一つづつし
か示されていないが、同し手順で仮想端子名が同一であ
る、複数の上記グループ同士が集合化される。すなわち
、第5A図に示すようにブノント基板A400.プリン
ト基板B500のプリントパターンが各々、各回路ブロ
ックに応じて作成されているものとする。プリント基板
A400では配線401、402.403にそれぞれ、
仮想端子JP1.JP2. JP3が設けられており、
それらの接続情報はS01.S02゜SO3である。In FIG. 4, for convenience of explanation, printed circuit board A300. B
Although only one group of circuit elements is shown in 502, a plurality of groups having the same virtual terminal name are aggregated using the same procedure. That is, as shown in FIG. 5A, the Bunont substrate A400. It is assumed that each printed pattern of the printed circuit board B500 is created according to each circuit block. On the printed circuit board A400, the wirings 401, 402, and 403 are connected, respectively.
Virtual terminal JP1. JP2. JP3 is established,
Their connection information is S01. S02°SO3.
一方、プリント基板B500では配線501.502.
503にそれぞれ、仮想端子JPI 、 JP3. J
P2が設けられており、それらの接続情報はSO5,S
O6,SO]である。On the other hand, on the printed circuit board B500, wirings 501, 502.
503, virtual terminals JPI, JP3. J
P2 is provided, and their connection information is SO5, S
O6, SO].
上記したプリントパターンを有するプリント基板A40
0とプリント基板B500とを集合化する。すなわち、
第5A図に示すように仮想端子名が同一のもの同士てそ
れらの仮想端子間を接続し、その接続後の新たな接続情
報の名称を順番に従って、変更する、たとえば仮想端子
JPI−JPI間、JP2−JP2間、JP3−JP3
間をそれぞれ、配線700.701.702を介して接
続することにより集合化されたプリント基1’N 30
−hでこれまでプリント基板A400とプリント基板B
500とに設けられていた仮想端子は消失し、新たな接
続情報としでSO1,S02. SO3が与えられる。Printed circuit board A40 having the above printed pattern
0 and the printed circuit board B500 are assembled. That is,
As shown in FIG. 5A, connect virtual terminals with the same virtual terminal name, and change the name of new connection information after the connection in order. For example, between virtual terminals JPI-JPI, Between JP2 and JP2, JP3 and JP3
The printed bases 1'N 30 are assembled by connecting them through wirings 700, 701, and 702, respectively.
-h so far printed circuit board A400 and printed circuit board B
The virtual terminals provided for SO1, S02.500 disappear, and new connection information is created. SO3 is given.
本実施例では−っの設計すべき回路内容を複数のブロッ
クに分割した回路ブロックに対応じて設計された複数の
仮想プリント基板の接続情報および部品情報に基づいて
上記複数の仮想プリント基板を一つのプリント基板に集
合化するように構成したので、各回路ブロックに対応す
る仮想プリント基板の設計段階で設計変更が発生した場
合において6、その設計変更に対応することが可能とな
る。In this embodiment, the plurality of virtual printed circuit boards are integrated based on the connection information and component information of the plurality of virtual printed circuit boards designed corresponding to the circuit blocks in which the circuit contents to be designed are divided into a plurality of blocks. Since the circuit blocks are configured to be assembled into one printed circuit board, even if a design change occurs during the design stage of the virtual printed circuit board corresponding to each circuit block, it becomes possible to respond to the design change (6).
効−一里
以上に説明したように本発明では、一つの設計すべき回
路内容を複数のブロックに分割した各回路ブロックを設
計し、設計された各回路ブロックの回路要素の接続情報
および部品情報に基づいて各回路ブロックに対応する仮
想プリント基板を設計するととちに、これらの各仮想プ
リント基板の接続情報および部品情報を仮想プリント基
板の設計段階で設計変更が発生した場合にはその設計変
更の内容に応じて修正し、最終的に決定された各仮想プ
リント基板の接続情報および部品情報に基づいて上記複
数の仮想プリント基板を一つのプリント基板に集合化す
るように構成したので、プリント基板のパターン設計の
作業効率の向上が図れる。EFFECTS - As explained above, in the present invention, each circuit block is designed by dividing the contents of one circuit to be designed into a plurality of blocks, and the connection information and component information of the circuit elements of each designed circuit block are divided into multiple blocks. At the same time, we design a virtual printed circuit board corresponding to each circuit block based on The plurality of virtual printed circuit boards are assembled into one printed circuit board based on the connection information and component information of each virtual printed circuit board that are finally determined. The work efficiency of pattern design can be improved.
第1図は本発明に係るCADシステムの一実施例の構成
を示す構成図
第2図は複数の回路ブロックの回路設計段階がらこれら
の複数の回路ブロックを集合化した回路のプリント基板
のパターン設計を行なうまでの段階を概念的に示した説
明図、
第3図は第2図に示した各段階の手順を示すフローチャ
ート、
第4図は複数の各回路ブロックに対応するプリント基板
のパターンを集合化する場合における接続情報の内容例
を示す説明図、
第5A図および第5B図は複数のプリント基板のパター
ンを集合化する場合における接続情報と仮想端子との関
係を示し、
第5A図は集合化前の関係を示す説明図、第5B図は集
合化後の関係を示す説明図、第6図は複数の各回路ブロ
ックに対応じて設計される各プリント基板には同一の接
続情報が重複して発生する状態を示す説明図である。
主要部 の″−の説明
10、 、 、 、 CAD本体
2
30゜
100 。
102.104
06
108 。
110 。
20
122.124FIG. 1 is a block diagram showing the configuration of an embodiment of the CAD system according to the present invention. FIG. 2 is a circuit design stage of a plurality of circuit blocks, and a pattern design of a printed circuit board of a circuit that aggregates these plurality of circuit blocks. Fig. 3 is a flowchart showing the procedure for each step shown in Fig. 2. Fig. 4 is a collection of printed circuit board patterns corresponding to multiple circuit blocks. FIGS. 5A and 5B are explanatory diagrams showing an example of the contents of connection information when the patterns of multiple printed circuit boards are aggregated, and FIGS. Fig. 5B is an explanatory diagram showing the relationship before aggregation, Fig. 6 is an explanatory diagram showing the relationship after aggregation, and Fig. 6 is an explanatory diagram showing the relationship after aggregation. FIG. 2 is an explanatory diagram showing a state that occurs. Explanation of main parts 10, , , CAD body 2 30° 100. 102.104 06 108. 110. 20 122.124
Claims (1)
た回路ブロックを構成する回路要素の接続情報および部
品情報を含む各種データを入力する入力手段と、 該入力手段により入力された各種データを記憶する記憶
手段と、 該記憶手段から各回路ブロックの前記接続情報および部
品情報を読み出し、該接続情報および部品情報から各回
路ブロックに対応する各仮想プリント基板のパターンを
作成するとともに、各仮想プリント基板における回路要
素間の接続情報および部品情報を前記記憶手段に格納し
、前記各仮想プリント基板のパターン作成段階で設計変
更が生じた場合にはその設計変更内容に応じて該当する
各仮想プリント基板の前記記憶手段に格納された接続情
報を修正し、最終的に決定された各仮想プリント基板接
続情報および部品情報に基づいて前記各回路ブロックの
回路図に対応する複数の仮想プリント基板のパターンを
一つのプリント基板のパターンとして集合化するデータ
処理手段とを有することを特徴とするCADシステム。[Scope of Claims] Input means for inputting various data including connection information and component information of circuit elements constituting a circuit block obtained by dividing one circuit content to be designed into a plurality of blocks; a storage means for storing various kinds of data, and reading out the connection information and parts information of each circuit block from the storage means, creating a pattern of each virtual printed circuit board corresponding to each circuit block from the connection information and parts information, and , storing connection information between circuit elements and component information in each virtual printed circuit board in the storage means, and when a design change occurs at the pattern creation stage of each virtual printed circuit board, corresponding information is applied according to the content of the design change. The connection information stored in the storage means of each virtual printed circuit board is modified, and a plurality of virtual prints corresponding to the circuit diagram of each circuit block are created based on the finally determined virtual printed circuit board connection information and component information. 1. A CAD system comprising: data processing means for aggregating circuit board patterns into one printed circuit board pattern.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2032514A JPH03238557A (en) | 1990-02-15 | 1990-02-15 | Cad system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2032514A JPH03238557A (en) | 1990-02-15 | 1990-02-15 | Cad system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03238557A true JPH03238557A (en) | 1991-10-24 |
Family
ID=12361085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2032514A Pending JPH03238557A (en) | 1990-02-15 | 1990-02-15 | Cad system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03238557A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11184908A (en) * | 1997-12-19 | 1999-07-09 | Nec Corp | Printed circuit board design method using database |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6473464A (en) * | 1987-09-16 | 1989-03-17 | Toshiba Corp | Automatic editing device of logical circuit |
| JPH01220073A (en) * | 1988-02-29 | 1989-09-01 | Hitachi Ltd | Method and device for design aid |
| JPH0236439A (en) * | 1988-07-26 | 1990-02-06 | Nec Corp | System for controlling design data |
-
1990
- 1990-02-15 JP JP2032514A patent/JPH03238557A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6473464A (en) * | 1987-09-16 | 1989-03-17 | Toshiba Corp | Automatic editing device of logical circuit |
| JPH01220073A (en) * | 1988-02-29 | 1989-09-01 | Hitachi Ltd | Method and device for design aid |
| JPH0236439A (en) * | 1988-07-26 | 1990-02-06 | Nec Corp | System for controlling design data |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11184908A (en) * | 1997-12-19 | 1999-07-09 | Nec Corp | Printed circuit board design method using database |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6505328B1 (en) | Method for storing multiple levels of design data in a common database | |
| JPH03238556A (en) | Cad system | |
| US8037436B2 (en) | Circuit verification apparatus, a method of circuit verification and circuit verification program | |
| US20060259891A1 (en) | System and method of generating an auto-wiring script | |
| JPH07287051A (en) | Input data generator for logic simulator | |
| JP2004287585A (en) | Method and system for verifying card design | |
| Martin et al. | Integrating multiple parallel simulation engines for mixed-technology parallel simulation | |
| JP2705548B2 (en) | Printed circuit board design support equipment | |
| JP3003058B2 (en) | Substrate CAD system | |
| JP2822677B2 (en) | Electronic circuit design equipment | |
| JPH06162127A (en) | Verifying device for cad data | |
| JPH11184908A (en) | Printed circuit board design method using database | |
| JP2980134B2 (en) | Blocked circuit simulation apparatus and method | |
| JPH0241570A (en) | Electric circuit diagram design system | |
| JP3047086B2 (en) | Printed circuit board design system | |
| Udagawa et al. | An Extended Relational Database System and It’s Application to Management of Logic Diagrams | |
| JP2848031B2 (en) | Schematic editor | |
| JPH01201765A (en) | logic simulator device | |
| JPH0554046A (en) | Device for preparing parts table and purchase specification | |
| JPH05174088A (en) | Circuit diagram preparing device | |
| JPH0435042A (en) | Method of back annotation | |
| JPH05242179A (en) | Circuit diagram editor system | |
| JPH04107783A (en) | Circuit diagram input method | |
| JPH0869483A (en) | BOM creation system | |
| JPH0793392A (en) | Element extraction method from layout pattern data |