JPH03238557A - Ｃａｄシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 挟１辷り号 本発明はＣＡＤシステムに係り、特にプリント基板のパ
ターン設計を行なうＣＡＤシステムに関する。

茸」ｕＬ術 プリント基板に実装される部品の数、そして各部品間を
結線するための接続情報（ネット）数は、とくにアナロ
グ系部品を使用する場合、プリント基板に実装される回
路の高集積化が促進されるにつれて増大し、したがって
基板面積が以前と同じでもＣＡＤシステムに入力すべき
データ量は飛躍的に増大する。したがってＣＡＤシステ
ムを使用してプリント基板のパターン設計を行なうのに
その設計操作が非常に時間がかかるという問題があった
。

プリント基板のパターン設計に時間が以前に増してかか
るのは、回路規模の増大にのみ起因するのではなく、一
つのプリント基板に対して各設計担当者が個別に設計す
る複数の回路ブロックを実装しなければならないので、
プリント基板のパターン設計を行なう設計担当者は自分
の知らない回路についてプリント基板のパターン化を行
なえない場合が多いためである。

目　　的 本発明はこのような事情に鑑みてなされたものであり、
プリント基板のパターン設計の作業効率の向上を図った
編集機能を有するＣＡＤシステムを提供することを目的
とする。

発明の開示 本発明によるＣＡＤシステムは、一つの設計すべき回路
内容を複数のブロックに分割した回路ブロックを構成す
る回路要素の接続情報および部品情報を含む各種データ
を入力する入力手段と、該入力手段により入力された各
種データを記憶する記憶手段と、該記憶手段から各回路
ブロックの前記接続情報および部品情報を読み出し、該
接続情報および部品情報から各回路ブロックに対応する
各仮想プリント基板のパターンを作成するとともに、各
仮惣プリント基板における回路要素間の接続情報および
部品情報を前記記憶手段に格納し、前記各仮想プリント
基板のパターン作成段階で設計変更が生した場合にはそ
の設計変更内容に応じて該当する各仮想プリント基板の
前記記憶手段に格納された接続情報を修正し、最終的に
決定された各仮想プリント基板接続情報および部品情報
に基づいて前記各回路ブロックの回路図に対応する複数
の仮想プリント基板のパターンを一つのプリント基板の
パターンとして集合化するデータ処理手段とを有する。

実施例の説明 次に添付図面を参照して本発明の実施例を詳細に説明す
る。第１図には本発明に係るＣＡＤシステムの一実施例
の構成が示されている。同図においてＣＡＤシステムは
、回路設計およびプリント基板のパターン設計を行なう
ＣＡＤ本体ＩＯと、ＣＡＤ本体ＩＯに対して回路設計お
よびプリント基板のパターン設計を支援するために予備
的な回路設計、技術情報の検索、情報管理等を行なう周
辺システム１２とからなる。

ＣＡＤ本体ＩＯは、メインコンピュータ１００と、図形
人力装置１０２　、１０４と、プログラム入力装置１０
６と、静電ブロック１０８と、プリンタ１１０とから構
成され、回路設計およびプリント基板のパターン設計作
業を主として担当する。

メインコンピュータ１００は、ＣＰＵ　、　ｌｉｆ！気
テープ装置、磁気ディスク装置等の記憶装置、インタフ
ェース、および変復調装置等から構成されている。

図形入力装置１０２　、１０４は、回路設計およびブノ
ント基板のパターン設計を行なう際の各種データを人力
する装置である。

プログラム入力装置１０６は、ネットリスト（回路要素
の接続情報および部品情報を含むデータ）作成プログラ
ム、部品配置・配線プログラム、デザインルールチエツ
クプログラム、出力系プログラム、部品検索プログラム
等の各種プログラムをメインコンピュータ１００の記憶
装置あるいはブタ集計用のパーソナルコンピュータ（以
下、パソコンと記す。）１２０内の記憶装置に格納する
装置である。

静電プロッタ１０８は、ＣＡＤ本体ＩＯにより設計され
た回路図、プリントパターン等を描出する図形出力装置
である。

プリンタ１１０は、ネットリスト、部品表等のデータを
ハードコピーとして出力する。

周辺システム１２はデータ集計用パソコン１２０と、デ
ータ集計用パソコン１２０に電話回線２００．２０２を
介して接続され設計拠点に配置される回路図入力装置１
２２　、１２４とから構成されている。ここで本実施例
では電話回線を介してデータ集計用パソコン１２０と設
計拠点に配置される回路図人力装置１２２　、１２４と
を接続するように構成されているが、これに限らずＬＡ
ＮｆＬｏｃａｌ　Ａｒｅａ　Ｎｅｔｗｏｒｋ）を介して
接続するようにしてちよい。

ＣＡＤ本体ＩＯは各設計作業項目に応した会話機能、自
動作成機能を有している。

次に上記構成からなるＣＡＤシステムによる設計作業に
ついて説明する。第２図には複数の回路フロックの回路
設計の段階から、これらの複数の回路ブロックを一体化
した回路のプリント基板のパターン設計を行なうまでの
段階が概念的に示されており、第３図にはその手順が示
されている。これらの図において段階ｆＩ）では、設計
目標とする一つの設計すべき回路内容が複数のブロック
に分割された各回路ブロック（本実施例では回路ブロッ
クＡ、Ｂの二つ）を各設計担当者が個別に周辺システム
１２の回路図人力装置１２２　、１２４により表示画面
上で確認しながら、その回路ブロックを構成する回路要
素の接続情報および部品情報、すなわちネットリストを
電話回線２００　、２０２　、ブタ集計用パソコン１２
０を介してＣＡＤ本体ｌＯのメインコンピュータ１００
内の記憶装置に転送する。ここで回路設計を行なう際に
入力される接続情報としては相互に接続されるグループ
（回路要素の集合体）名と接続されるビンの名称があり
、部品情報としては部品発生順番号、回路図上での部品
位置情報、回路図上での部品の向きを示す情報、部品名
称（部品登録名称）、リファレンスＮｏ、　　（部品を
各素子別に、たとえばＩＣ、トランジスタ、抵抗などに
グループ分けを行ない、それぞれグループ内で番号を付
したものｆＲｌ　、　Ｑｌ、　ＩＣ１等））および基板
用部品名（基板に展開した場合の部品名称）がある。部
品発生順番号は、部品データを部品ファイルから取り出
してきた状態では未だリファレンスＮｏ　　が付けられ
ておらず、このために個々の部品を区別するために付さ
れる番号である。

次に段階ｆ　ＩＩ　ｌでは、こうしてＣＡＤ本体１０の
メインコンピュータ１００内の記憶装置に格納された各
回路ブロックの設計データ（回路要素の接続情報および
部品情報を含む）を読み出し、図形入力装置１０２　、
１０４の画面上で確認しながら回路ブロックＡ、Ｂにそ
れぞれ対応する仮想プリント基板Ａ、Ｈのプリントパタ
ーンがＣＡＤ本体ｌＯの会話機能および自動作成機能に
基づいて設計される。

ここで第６図に示すように最終的には一枚のプリント基
板３０として集合化される仮想プリント基板Ａ６００．
プリント基板Ｂ６０２にそれぞれ、二つの抵抗の直列回
路を形成すべきものと想定する。この場合に抵抗のリフ
ァレンスＮｏ、はプリント基板Ａ６００．プリント基板
Ｂ６０２で重複しないようにＣＡＤ本体ｌＯにおけるメ
インコンピュータ１００内の記憶装置に格納されたプロ
グラムにより与えられる。

しかし、各回路ブロックに対応じて設計された仮想プリ
ント基板Ａ、Ｂにおける回路要素間の接続情報は重複し
て存在する。すなわち、各回路ブロックの仮想プリント
基板毎にＣＡＤ本体１０側で回路要素間の接続情報を順
番に付けていくようにソフトウェアが作成されているた
めに当然に重複した番号が生じる６たとえば第６図に示
すようにプリント基板Ａ６００における抵抗Ｒ１の端子
２と抵抗Ｒ２における端子ｌとが接続されることを示す
接続情報Ｓ０１に対して、プリント基板Ｂ７００におけ
る抵抗Ｒ３の端子２と抵抗Ｒ４における端子１とが接続
されることを示す接続情報ＳＯＩが重複する。

この段階　＋Ｉｌｌ　では、前記仮想プリント基板Ａ、
Ｂにおける回路要素間の接続情報および部品情報が、プ
リントパターンが設計されている期間内に、ＣＡＤ本体
ＩＯにおけるメインコンピュータ１００内の記憶装置に
格納される。面、本実施例に係るＣＡＤシステムでは各
回路ブロックに対応じて設計された仮想プリント基板に
実装される部品のノファレンスＮｏ、は重複しないよう
に与えられるが、このリファレンスＮｏ　　を各仮想プ
リント基板で重複して与え、各仮想プリント基板を集合
化する際に指定された部品のリファレンスＮｏ　　を有
効とし、他の部品に付された重複するリファレンスＮｏ
　　を別のリファレンスＮｏ、に変更するようにしても
よい。

次に段階（ＩＩＩ　ｌでは、段階ｆ　ＩＩ　）において
仮想プリント基板Ａ、Ｂのいずれか、または双方にプリ
ントパターンの設計変更が生した場合にはメインコンピ
ュータ１００内の記憶装置に一旦、格納された上記接続
情報および部品情報は修正されて再度、メインコンピュ
ータ１００内の記憶装置に格納される。

このようにして仮想プリント基板Ａ、Ｂの接続′清報お
よび部品情報の内容は段階（ＩＩ　ｌの設計作業が終了
した後に最終的に確定する。

更に段階＋　［Ｖ　）では、段階（ＩＩ　ｌにおいて各
回路ブロックに対応じて設計された仮想プリント基板Ａ
、Ｂの、最終的に確定した接続情報および部品情報に基
づいて仮想プリント基板Ａ、Ｂのパターンが一つのプリ
ント基板のパターンとして集合化される。第４図を参解
してプリント基板Ａ３００のプリントパターンと、プリ
ント基板Ｂ５０２のプリントパターンとを集合化する場
合について説明する。この場合にプリント基板Ａ３００
、プリント基板Ｂ５０２における仮想端子名をＪＰ−１
−００１とする。この仮想端子名が同一のグループは各
回路ブロックに対応する仮想プリント基板、たとえば仮
想プリント基板Ａ、Ｂが一枚のプリント基板として集合
化される際に一点に接続されることを示す接続情報とし
てのネットリストが上述したように段階＋１１１１にお
いて最終的に確定した仮想プリント基板Ａ、Ｈの接続情
報および部品情報に基づいて作成されている。このネッ
トリストはＣＡＤ本体ＩＯにおけるメインコンピュータ
１００内の記憶装置に格納されている。この仮想端子は
各回路ブロックにおける配線目標として設定され、これ
らの各回路ブロックに対応する仮想プリント基板が設計
される。

図形入力装置１０２（または１０４）を操作することに
より上記ネットリストをメインコンピュータ１００内の
記憶装置より読み出して参囮し、二つの仮想プリント基
板Ａ、Ｂにおいて仮想端子名が同一の回路要素の集合体
であるグループを特定するブタ（接続情報）を検索し、
表示画面上で確認しながら接続するように画面操作を行
なう。たとえば第４図に示すようにプリント基板Ａ３０
０．プリント基板Ｂ５０２において同一の仮想端子名と
して、ＪＰ−１−００１が存在するものとする。図形入
力装置１０２（または１０４）の入力操作により、仮想
端子ＪＰ−１−００１に接続されている部品名およびそ
の端子名並びにこれらの回路要素の接続情報を特定する
データが画面上に表示される。すなわちプリント基板Ａ
３００の接続情報として５００１　ｆＪＰ−１−００１
Ｒ２−００１，ＩＣ−００８）が、またプリント基板Ｂ
３Ｄ２（７）接続情報として５ＯＯ８ｆＪＰ−１−００
１，Ｑ８−００３）がリストとして表示されるとともに
、第４図に示したプリントパターン（同図では説明の便
宜上、回路素子のシンボルで示されている。）が表示さ
れる。ここでデータ５００１ｆＪＰ−１−００１，Ｒ２
−００１，ＩＣ−００８）はプリント基板Ａ３００内の
仮想端子３００Ａ　ｆＪＰ−１−００１１に抵抗Ｒ２の
端子００１と集積回路ＩＣ３の端子００８とが接続され
、この接続内容を示す接続情報名が３００１であること
を示している。同様に８００８　ｆＪＰ−１−００１゜
Ｑ８−００３）はプリント基板Ｂ５０２内の仮想端子０
０３（ＪＰ−１−００１１にトランジスタＱ８が接続さ
れていることを小している。

上述した例でプリント基板Ａ３００とプリント基板Ｂ５
０２のプリントパターンを集合化すると、仮想端子３０
０Ａ　（ＪＰ−１−００１１と仮想端子００３　ｆＪＰ
−１−００１＋とが接続されるようにデータが変更され
、仮想端子ＪＰ−１−００１なる端子は消失する。この
際に集合化された回路ブロックの接続情報は変更され、
−枚のプリント基板３０の接続情報として新たにたとえ
ば５００４　（Ｒ２−００１，ＩＣ３−００８，Ｑ８−
００３）として書き換えられる。この接続情報５００４
はプリント基板Ａ３００とブノント基板Ｂ５０２のプリ
ントパターンが集合化されたプリント基板３０内には一
つしか存在しない。

第４図では説明の便宜上、プリント基板Ａ３００．　Ｂ
５０２にはそれぞれ、回路要素のグループは一つづつし
か示されていないが、同し手順で仮想端子名が同一であ
る、複数の上記グループ同士が集合化される。すなわち
、第５Ａ図に示すようにブノント基板Ａ４００．プリン
ト基板Ｂ５００のプリントパターンが各々、各回路ブロ
ックに応じて作成されているものとする。プリント基板
Ａ４００では配線４０１、４０２．４０３にそれぞれ、
仮想端子ＪＰ１．ＪＰ２．　ＪＰ３が設けられており、
それらの接続情報はＳ０１．Ｓ０２゜ＳＯ３である。

一方、プリント基板Ｂ５００では配線５０１．５０２．
５０３にそれぞれ、仮想端子ＪＰＩ　、　ＪＰ３．　Ｊ
Ｐ２が設けられており、それらの接続情報はＳＯ５，Ｓ
Ｏ６，ＳＯ］である。

上記したプリントパターンを有するプリント基板Ａ４０
０とプリント基板Ｂ５００とを集合化する。すなわち、
第５Ａ図に示すように仮想端子名が同一のもの同士てそ
れらの仮想端子間を接続し、その接続後の新たな接続情
報の名称を順番に従って、変更する、たとえば仮想端子
ＪＰＩ−ＪＰＩ間、ＪＰ２−ＪＰ２間、ＪＰ３−ＪＰ３
間をそれぞれ、配線７００．７０１．７０２を介して接
続することにより集合化されたプリント基１’Ｎ　３０
−ｈでこれまでプリント基板Ａ４００とプリント基板Ｂ
５００とに設けられていた仮想端子は消失し、新たな接
続情報としでＳＯ１，Ｓ０２．　ＳＯ３が与えられる。

本実施例では−っの設計すべき回路内容を複数のブロッ
クに分割した回路ブロックに対応じて設計された複数の
仮想プリント基板の接続情報および部品情報に基づいて
上記複数の仮想プリント基板を一つのプリント基板に集
合化するように構成したので、各回路ブロックに対応す
る仮想プリント基板の設計段階で設計変更が発生した場
合において６、その設計変更に対応することが可能とな
る。

効−一里 以上に説明したように本発明では、一つの設計すべき回
路内容を複数のブロックに分割した各回路ブロックを設
計し、設計された各回路ブロックの回路要素の接続情報
および部品情報に基づいて各回路ブロックに対応する仮
想プリント基板を設計するととちに、これらの各仮想プ
リント基板の接続情報および部品情報を仮想プリント基
板の設計段階で設計変更が発生した場合にはその設計変
更の内容に応じて修正し、最終的に決定された各仮想プ
リント基板の接続情報および部品情報に基づいて上記複
数の仮想プリント基板を一つのプリント基板に集合化す
るように構成したので、プリント基板のパターン設計の
作業効率の向上が図れる。

【図面の簡単な説明】

第１図は本発明に係るＣＡＤシステムの一実施例の構成
を示す構成図 第２図は複数の回路ブロックの回路設計段階がらこれら
の複数の回路ブロックを集合化した回路のプリント基板
のパターン設計を行なうまでの段階を概念的に示した説
明図、 第３図は第２図に示した各段階の手順を示すフローチャ
ート、 第４図は複数の各回路ブロックに対応するプリント基板
のパターンを集合化する場合における接続情報の内容例
を示す説明図、 第５Ａ図および第５Ｂ図は複数のプリント基板のパター
ンを集合化する場合における接続情報と仮想端子との関
係を示し、 第５Ａ図は集合化前の関係を示す説明図、第５Ｂ図は集
合化後の関係を示す説明図、第６図は複数の各回路ブロ
ックに対応じて設計される各プリント基板には同一の接
続情報が重複して発生する状態を示す説明図である。 主要部　の″−の説明 １０、　、　、　、　ＣＡＤ本体 ２ ３０゜ １００　。 １０２．１０４ ０６ １０８　。 １１０　。 ２０ １２２．１２４

Claims (1)

1. 【特許請求の範囲】 　一つの設計すべき回路内容を複数のブロックに分割し
   た回路ブロックを構成する回路要素の接続情報および部
   品情報を含む各種データを入力する入力手段と、 該入力手段により入力された各種データを記憶する記憶
   手段と、 該記憶手段から各回路ブロックの前記接続情報および部
   品情報を読み出し、該接続情報および部品情報から各回
   路ブロックに対応する各仮想プリント基板のパターンを
   作成するとともに、各仮想プリント基板における回路要
   素間の接続情報および部品情報を前記記憶手段に格納し
   、前記各仮想プリント基板のパターン作成段階で設計変
   更が生じた場合にはその設計変更内容に応じて該当する
   各仮想プリント基板の前記記憶手段に格納された接続情
   報を修正し、最終的に決定された各仮想プリント基板接
   続情報および部品情報に基づいて前記各回路ブロックの
   回路図に対応する複数の仮想プリント基板のパターンを
   一つのプリント基板のパターンとして集合化するデータ
   処理手段とを有することを特徴とするＣＡＤシステム。