JPH03239016A - Da変換器 - Google Patents
Da変換器Info
- Publication number
- JPH03239016A JPH03239016A JP3528790A JP3528790A JPH03239016A JP H03239016 A JPH03239016 A JP H03239016A JP 3528790 A JP3528790 A JP 3528790A JP 3528790 A JP3528790 A JP 3528790A JP H03239016 A JPH03239016 A JP H03239016A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- hold
- sample
- signal
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は出力特性の改善されたDA変換器に関する。
(従来の技術)
DA変換器はディジタル信号をアナログ信号に変換する
装置であり、その種類は数多くあるが、パルス間隔がデ
ィジタル量に比例する入力信号を積分し、積分の結果得
られる電圧をホールドしてアナログ信号として出力する
回路について考察する。本方式による従来のDA変換器
を第4図に示す。図において、1は入力電圧(−Vre
f)を入力パルスのディジタル量に比例しているホール
ド期間に積分する積分回路、2は積分回路1の出力を保
持して入力ディジタル量に比例するアナログ信号を出力
するサンプル・ホールド回路である。
装置であり、その種類は数多くあるが、パルス間隔がデ
ィジタル量に比例する入力信号を積分し、積分の結果得
られる電圧をホールドしてアナログ信号として出力する
回路について考察する。本方式による従来のDA変換器
を第4図に示す。図において、1は入力電圧(−Vre
f)を入力パルスのディジタル量に比例しているホール
ド期間に積分する積分回路、2は積分回路1の出力を保
持して入力ディジタル量に比例するアナログ信号を出力
するサンプル・ホールド回路である。
積分回路1は主として入力抵抗R3と、オペアンプA1
と、オペアンプA1の帰還回路に挿入された積分コンデ
ンサC1で構成されている。S、はオペアンプA1の帰
還回路に挿入されている積分コンデンサCIに直列に接
続され、パルス信号SG1によってその動作が制御され
、SG、信号のロー出力時であるホールド時間Hにオン
となり、ハイ出力時であるサンプリング時間Sにオフと
なるサンプル・ホールドスイッチである。S2は入力信
号S62によって制御され、積分コンデンサC1を放電
させるためのディスチャージスイッチである。
と、オペアンプA1の帰還回路に挿入された積分コンデ
ンサC1で構成されている。S、はオペアンプA1の帰
還回路に挿入されている積分コンデンサCIに直列に接
続され、パルス信号SG1によってその動作が制御され
、SG、信号のロー出力時であるホールド時間Hにオン
となり、ハイ出力時であるサンプリング時間Sにオフと
なるサンプル・ホールドスイッチである。S2は入力信
号S62によって制御され、積分コンデンサC1を放電
させるためのディスチャージスイッチである。
S、はサンプル・ホールド回路2にあって、SG1信号
によって制御され、サンプル・ホールドスイッチS1と
は逆の動作を行い、SG1信号のホールド時間Hにオフ
となり、サンプル時間Sにオンとなるサンプル・ホール
ドスイッチである。
によって制御され、サンプル・ホールドスイッチS1と
は逆の動作を行い、SG1信号のホールド時間Hにオフ
となり、サンプル時間Sにオンとなるサンプル・ホール
ドスイッチである。
C2はサンプル・ホールドスイッチS、のオン時に積分
コンデンサC1に充電されている電荷による両端電圧に
基づいて充電されてディジタル量に比例したアナログ量
を出力するためのホールドコンデンサである。この回路
における入力信号SG1、SG2の波形、各スイッチ8
1..S2.Siの動作及び積分コンデンサCI、サン
プル・ホルトコンデンサC2の充電電圧の変化のタイム
チャートを第5図に示して動作を説明する。ディスチャ
ージスイッチS2にSG2信号が入力され、そのパルス
によりディスチャージスイッチS2はオンとなって積分
コンデンサC2が放電される。
コンデンサC1に充電されている電荷による両端電圧に
基づいて充電されてディジタル量に比例したアナログ量
を出力するためのホールドコンデンサである。この回路
における入力信号SG1、SG2の波形、各スイッチ8
1..S2.Siの動作及び積分コンデンサCI、サン
プル・ホルトコンデンサC2の充電電圧の変化のタイム
チャートを第5図に示して動作を説明する。ディスチャ
ージスイッチS2にSG2信号が入力され、そのパルス
によりディスチャージスイッチS2はオンとなって積分
コンデンサC2が放電される。
SG2信号のパルス休止期間におけるSG、信号のホー
ルド時間Hにおいて、サンプル・ホールドスイッチS1
はオンになって、入力端子の−Vrefは入力抵抗R1
を経て積分コンデンサC1を充電する。この充電はSG
、信号がサンプル時間Sになるまで続けられ、サンプル
時間Sになったとき、サンプル・ホールドスイッチS1
はオフとなって積分コンデンサCIへの充電は終了する
。
ルド時間Hにおいて、サンプル・ホールドスイッチS1
はオンになって、入力端子の−Vrefは入力抵抗R1
を経て積分コンデンサC1を充電する。この充電はSG
、信号がサンプル時間Sになるまで続けられ、サンプル
時間Sになったとき、サンプル・ホールドスイッチS1
はオフとなって積分コンデンサCIへの充電は終了する
。
この時、サンプル・ホールドスイッチS3はオンとなっ
て積分コンデンサC1に充電された電荷による充電電圧
でホールドコンデンサC2は充電される。この充電期間
は図のSG、のパルスの正の期間のサンプル時間Sであ
る。次にSG2信号がリセットスイッチS2に入力され
て、積分コンデンサCIの充・電電荷を放電する。この
一連の動作によってホールドコンデンサC2の電荷はS
G。
て積分コンデンサC1に充電された電荷による充電電圧
でホールドコンデンサC2は充電される。この充電期間
は図のSG、のパルスの正の期間のサンプル時間Sであ
る。次にSG2信号がリセットスイッチS2に入力され
て、積分コンデンサCIの充・電電荷を放電する。この
一連の動作によってホールドコンデンサC2の電荷はS
G。
信号のホールド時間Hの長さに比例する電圧に到達する
。この到達するまでの時間がセトリングタイムである。
。この到達するまでの時間がセトリングタイムである。
第5図のタイムチャートはこれらの動作の後、ホールド
コンデンサC2に所望の電荷が充電されている安定状態
を示している。第5図において、積分コンデンサCIの
電圧の変化は、SG2信号のハイ出力時に放電され、S
G、信号のホールド時間Hに充電され、SG、信号のサ
ンプル時間Sの間保持するというサイクルを行っている
。ホールドコンデンサC2の両端電圧は積分コンデンサ
C1充電時はサンプル・ホールドスイッチS、がオフで
あるため略一定に保たれるが、そのリークのために積電
圧が低下している。SG、信号のサンプル時間Sには積
分コンデンサC1に対する充電が終っているためそのリ
ークにより充電電荷がリークして電圧が低下している。
コンデンサC2に所望の電荷が充電されている安定状態
を示している。第5図において、積分コンデンサCIの
電圧の変化は、SG2信号のハイ出力時に放電され、S
G、信号のホールド時間Hに充電され、SG、信号のサ
ンプル時間Sの間保持するというサイクルを行っている
。ホールドコンデンサC2の両端電圧は積分コンデンサ
C1充電時はサンプル・ホールドスイッチS、がオフで
あるため略一定に保たれるが、そのリークのために積電
圧が低下している。SG、信号のサンプル時間Sには積
分コンデンサC1に対する充電が終っているためそのリ
ークにより充電電荷がリークして電圧が低下している。
従ってホールドコンデンサC2の充電電圧はサンプル・
ホールドスイッチS3のオン時に充電され、定電圧に到
達後は低下している。
ホールドスイッチS3のオン時に充電され、定電圧に到
達後は低下している。
(発明が解決しようとする課題)
上記の従来のDA変換器において、セトリングタイムは
なるべく短く、出力安定度は良好に、即ち電圧の低下は
なるべく小さくするように要求されている。
なるべく短く、出力安定度は良好に、即ち電圧の低下は
なるべく小さくするように要求されている。
ところで、第4図の従来のDA変換器の回路では、積分
コンデンサC1とホールドコンデンサC2との間には次
式の関係がある。
コンデンサC1とホールドコンデンサC2との間には次
式の関係がある。
ホールドコンデンサC2>積分コンデンサC1・・・(
1) 従って、サンプル時間Sにおけるリークとホールド時間
Hにおけるコンデンサのリークは第6図に示す通りであ
る。この図は、サンプル時のリークは積分コンデンサC
Iのリーク量を示し、ホールド時のリークはホールドコ
ンデンサC2のリーク量を示した図である。即ち、サン
プル時のリークがホールド時のリークよりもかなり大き
いので、サンプル時間を大きくすると出力安定度は低下
する。又、サンプル時間を小さくすると、積分コンデン
サC1への充電時間が短くなるため、積分コンデンサC
1のサンプル時間S内での充電量が減り、ホールドコン
デンサC2への充電の回数を増やさないとホールドコン
デンサC2への充電量が所望の値にならず、セトリング
タイムが増加することになる。
1) 従って、サンプル時間Sにおけるリークとホールド時間
Hにおけるコンデンサのリークは第6図に示す通りであ
る。この図は、サンプル時のリークは積分コンデンサC
Iのリーク量を示し、ホールド時のリークはホールドコ
ンデンサC2のリーク量を示した図である。即ち、サン
プル時のリークがホールド時のリークよりもかなり大き
いので、サンプル時間を大きくすると出力安定度は低下
する。又、サンプル時間を小さくすると、積分コンデン
サC1への充電時間が短くなるため、積分コンデンサC
1のサンプル時間S内での充電量が減り、ホールドコン
デンサC2への充電の回数を増やさないとホールドコン
デンサC2への充電量が所望の値にならず、セトリング
タイムが増加することになる。
本発明は上記の点に鑑みてなされたもので、その目的は
、セトリングタイムを遅くすることなく出力安定度を向
上させたDA変換器を得ることにある。
、セトリングタイムを遅くすることなく出力安定度を向
上させたDA変換器を得ることにある。
(課題を解決するための手段)
前記の課題を解決する本発明は、入力されるサンプル・
ホールド信号に基づき、ディジタル信号の大きさに比例
する時間のパルス間隔であるホールド時間に充電する小
容量の積分コンデンサを有する積分回路と、前記積分コ
ンデンサに充電された電荷による両端電圧に基づいて前
記サンプル・ホールド信号のパルス幅の間に充電し、入
力ディジタル信号に比例するアナログ信号を出力する大
容量のホールドコンデンサを有するサンプル・ホールド
回路とで構成されるDA変換器において、ディジタル信
号入力により起動し、サンプル時間を規定するパルスの
パルス幅が始めに発生するパルスにおいては大きく、パ
ルス発生毎にそのパルス幅が小さくなるパルスを入力デ
ィジタル信号の大きさに比例するパルス間隔毎に発生す
るサンプル・ホールドパルス発生手段と、該サンプル・
ホールドパルス発生手段の発生する前記サンプル・ホー
ルド信号のパルスの立下りにより前記積分コンデンサの
充電電圧を放電させるディスチャージパルスを発生する
ディスチャージパルス発生手段とを具備することを特徴
とするものである。
ホールド信号に基づき、ディジタル信号の大きさに比例
する時間のパルス間隔であるホールド時間に充電する小
容量の積分コンデンサを有する積分回路と、前記積分コ
ンデンサに充電された電荷による両端電圧に基づいて前
記サンプル・ホールド信号のパルス幅の間に充電し、入
力ディジタル信号に比例するアナログ信号を出力する大
容量のホールドコンデンサを有するサンプル・ホールド
回路とで構成されるDA変換器において、ディジタル信
号入力により起動し、サンプル時間を規定するパルスの
パルス幅が始めに発生するパルスにおいては大きく、パ
ルス発生毎にそのパルス幅が小さくなるパルスを入力デ
ィジタル信号の大きさに比例するパルス間隔毎に発生す
るサンプル・ホールドパルス発生手段と、該サンプル・
ホールドパルス発生手段の発生する前記サンプル・ホー
ルド信号のパルスの立下りにより前記積分コンデンサの
充電電圧を放電させるディスチャージパルスを発生する
ディスチャージパルス発生手段とを具備することを特徴
とするものである。
(作用)
サンプル・ホールド信号の初期にはパルス幅を大きくし
て充電時間を短縮し、パルス発生数が増加する度にパル
ス幅を小さくして行き、ホールドコンデンサへの充電が
完了した時点ではサンプル・ホールド信号のパルス幅を
小さくして、セトリングタイムを遅くしないで出力安定
度を向上させる。
て充電時間を短縮し、パルス発生数が増加する度にパル
ス幅を小さくして行き、ホールドコンデンサへの充電が
完了した時点ではサンプル・ホールド信号のパルス幅を
小さくして、セトリングタイムを遅くしないで出力安定
度を向上させる。
(実施例)
以下、図面を用いて本発明の一実施例を詳細に説明する
。
。
第1図は本発明の一実施例のブロック図である。
図において、第4図と同一の部分には同一の符号を用い
である。図中、11はサンプル・ホールドスイッチS1
と53のオンオフの時期とオンオフの長さを規定する信
号を発生するためのサンプル◆ホールドパルス発生器で
、その出力パルスは第2図(イ)に示す通りである。即
ち、ディジタル信号が入力装置(図示せず)により設定
されると、サンプル・ホールドパルス発生器11は、始
めはパルス幅が大きくτ1であるが、段々とパルス幅が
τ2.τ1.τ4と小さくなり、τ5になった所で以後
は一定のパルス幅τ、となるパルス信号を発生する。こ
のパルス信号のパルス間隔は入力ディジタル量に比例し
た長さを持っている。次のディジタル信号が入力される
と、再びパルス幅がτ1の広いパルスから始まりそのデ
ィジタル量に比例したパルス間隔を有するパルス信号を
出力する。12はサンプル・ホールドパルス発生回路1
1の出力信号の立下りを微分する微分回路、13は微分
回路12の出力の負パルスにより一定パルス幅のパルス
を発生し、その出力パルスをディスチャージスイッチS
2に供給するディスチャージパルス発生器である。その
出力信号は第2図(ロ)に示す通りで、サンプル・ホー
ルド信号のパルスの立下り時に発生するパルスで構成さ
れている。
である。図中、11はサンプル・ホールドスイッチS1
と53のオンオフの時期とオンオフの長さを規定する信
号を発生するためのサンプル◆ホールドパルス発生器で
、その出力パルスは第2図(イ)に示す通りである。即
ち、ディジタル信号が入力装置(図示せず)により設定
されると、サンプル・ホールドパルス発生器11は、始
めはパルス幅が大きくτ1であるが、段々とパルス幅が
τ2.τ1.τ4と小さくなり、τ5になった所で以後
は一定のパルス幅τ、となるパルス信号を発生する。こ
のパルス信号のパルス間隔は入力ディジタル量に比例し
た長さを持っている。次のディジタル信号が入力される
と、再びパルス幅がτ1の広いパルスから始まりそのデ
ィジタル量に比例したパルス間隔を有するパルス信号を
出力する。12はサンプル・ホールドパルス発生回路1
1の出力信号の立下りを微分する微分回路、13は微分
回路12の出力の負パルスにより一定パルス幅のパルス
を発生し、その出力パルスをディスチャージスイッチS
2に供給するディスチャージパルス発生器である。その
出力信号は第2図(ロ)に示す通りで、サンプル・ホー
ルド信号のパルスの立下り時に発生するパルスで構成さ
れている。
次に、上記のように構成された実施例の動作を説明する
。入力装置によりディジタル信号り、が入力されると、
サンプル・ホールドパルス発生器11は第2図(イ)に
示すパルス信号を発生する。
。入力装置によりディジタル信号り、が入力されると、
サンプル・ホールドパルス発生器11は第2図(イ)に
示すパルス信号を発生する。
この信号はパルス幅が既述のようにτ8.τ2゜τ3.
・・・、τ5と変化するパルスが、ディジタル信号り、
に比例するパルス間隔T1毎に発生する信号である。第
1パルスτ1は微分回路12で微分され、その立下り時
の負パルスによりディスチャージパルス発生器13は第
2図(ロ)に示すパルス信号SG2を発生し、ディスチ
ャージスイッチS2をオンにする。このディスチャージ
スイッチS2により積分コンデンサCIの両端は短絡さ
れて積分コンデンサC1は充電していた電荷を放電する
。次いで、パルス信号SG、は時間幅T1のホールド時
間Hにあるためサンプル・ホールドスイッチS1はオン
になって、積分コンデンサC1は入力端子“−Vref
”によって充電される。
・・・、τ5と変化するパルスが、ディジタル信号り、
に比例するパルス間隔T1毎に発生する信号である。第
1パルスτ1は微分回路12で微分され、その立下り時
の負パルスによりディスチャージパルス発生器13は第
2図(ロ)に示すパルス信号SG2を発生し、ディスチ
ャージスイッチS2をオンにする。このディスチャージ
スイッチS2により積分コンデンサCIの両端は短絡さ
れて積分コンデンサC1は充電していた電荷を放電する
。次いで、パルス信号SG、は時間幅T1のホールド時
間Hにあるためサンプル・ホールドスイッチS1はオン
になって、積分コンデンサC1は入力端子“−Vref
”によって充電される。
その充電電圧は次式の通りである。
次にサンプル・ホールドパルス発生器11の出力パルス
は正パルスSの時間となり、サンプル・ホールドスイッ
チS1はオフ、サンプル・ホールドスイッチS、はオン
となって積分コンデンサC1に充電された電荷による充
電電圧に基づきオペアンプA2を経てホールドコンデン
サC2は充電される。ホールドコンデンサC2に充電さ
れて生ずる電圧は、ホールドコンデンサC2の容量とオ
ペアンプA2の等価抵抗による時定数のため、サンプル
パルス1回では所定の電圧には達せず、数回のサンプル
パルスによって所定の電圧に達する。
は正パルスSの時間となり、サンプル・ホールドスイッ
チS1はオフ、サンプル・ホールドスイッチS、はオン
となって積分コンデンサC1に充電された電荷による充
電電圧に基づきオペアンプA2を経てホールドコンデン
サC2は充電される。ホールドコンデンサC2に充電さ
れて生ずる電圧は、ホールドコンデンサC2の容量とオ
ペアンプA2の等価抵抗による時定数のため、サンプル
パルス1回では所定の電圧には達せず、数回のサンプル
パルスによって所定の電圧に達する。
このディジタル信号入力による信号SG、、SG2の波
形及び積分コンデンサC++ ホールドコンデンサC2
の電圧の変化を第3図に示す。図は入力ディジタル信号
によって出力されるアナログ信号の電圧が0.5Vから
1vに変更された場合の各部の動作のタイムチャートで
ある。積分コンデンサCIの両端電圧は、入力電圧“−
Vref”により充電されて、パルス信号S1の入力デ
ィジタル信号に対応するパルス間隔Hにより1vになる
。パルス信号SG、のサンプル時間Sにおいてサンプル
・ホールドスイッチSlがオフ、サンプル・ホールドス
イッチS3がオンとなってホールドコンデンサC2は積
分コンデンサC1の電圧1■と既にホールドコンデンサ
C2に充電された電荷による両端電圧0,5Vとの差電
圧によってオペアンプA2を経て充電される。(1)式
に示すように積分コンデンサC1の容量はホールドコン
デンサC2の容量に比べて極めて小さいため、この時期
において積分コンデンサC1のリークによる電圧降下が
大きく、パルス信号SG、の第1パルスの立下り時には
(1−ΔVO)(V〕となっている。パルス信号S1の
立下り波形で微分回路12で発生した負パルスにより、
ディスチャージパルス発生器13はパルス信号SG2を
発生し、ディスチャージスイッチS2をオンとして積分
コンデンサCIは放電してOvとなる。パルス信号SG
、のホールド時間Hにおいて積分コンデンサCIは再び
充電されて1vとなり、ホールドコンデンサC2は先に
充電された電圧を維持している。
形及び積分コンデンサC++ ホールドコンデンサC2
の電圧の変化を第3図に示す。図は入力ディジタル信号
によって出力されるアナログ信号の電圧が0.5Vから
1vに変更された場合の各部の動作のタイムチャートで
ある。積分コンデンサCIの両端電圧は、入力電圧“−
Vref”により充電されて、パルス信号S1の入力デ
ィジタル信号に対応するパルス間隔Hにより1vになる
。パルス信号SG、のサンプル時間Sにおいてサンプル
・ホールドスイッチSlがオフ、サンプル・ホールドス
イッチS3がオンとなってホールドコンデンサC2は積
分コンデンサC1の電圧1■と既にホールドコンデンサ
C2に充電された電荷による両端電圧0,5Vとの差電
圧によってオペアンプA2を経て充電される。(1)式
に示すように積分コンデンサC1の容量はホールドコン
デンサC2の容量に比べて極めて小さいため、この時期
において積分コンデンサC1のリークによる電圧降下が
大きく、パルス信号SG、の第1パルスの立下り時には
(1−ΔVO)(V〕となっている。パルス信号S1の
立下り波形で微分回路12で発生した負パルスにより、
ディスチャージパルス発生器13はパルス信号SG2を
発生し、ディスチャージスイッチS2をオンとして積分
コンデンサCIは放電してOvとなる。パルス信号SG
、のホールド時間Hにおいて積分コンデンサCIは再び
充電されて1vとなり、ホールドコンデンサC2は先に
充電された電圧を維持している。
この時にリークはあるが、極めて小さく図示していない
。パルス信号SG、の第2パルスによってホールドコン
デンサC2は充電されるがこのときのサンプル時間Sは
τ2で稍短かく充電電圧も少し小さくなる。このように
して充電され、パルス信号SG、の第4パルスのサンプ
ル時間Sになると、ホールドコンデンサC2の両端電圧
は1vに達するので、以後は積分コンデンサC1のリー
クの影響によりひげ状のリップルを生ずることになるが
、パルス信号SG、のパルス幅はτ5で小さくなるため
、積分コンデンサC1のリーク量は小さくなり、ホール
ドコンデンサC2によるアナログ出力の電圧変動も少な
くなり、安定度はよくなる。
。パルス信号SG、の第2パルスによってホールドコン
デンサC2は充電されるがこのときのサンプル時間Sは
τ2で稍短かく充電電圧も少し小さくなる。このように
して充電され、パルス信号SG、の第4パルスのサンプ
ル時間Sになると、ホールドコンデンサC2の両端電圧
は1vに達するので、以後は積分コンデンサC1のリー
クの影響によりひげ状のリップルを生ずることになるが
、パルス信号SG、のパルス幅はτ5で小さくなるため
、積分コンデンサC1のリーク量は小さくなり、ホール
ドコンデンサC2によるアナログ出力の電圧変動も少な
くなり、安定度はよくなる。
本実施例においては、ディジタル信号入力の始めにおい
てはパルス信号SG、のパルス幅は大きく、ホールドコ
ンデンサC2に対する充電時間は長いため、ホールドコ
ンデンサC2が所定の電圧に達する時間は短く、従って
セトリングタイムは小さい。又、その終りにはパルス信
号SG、のパルス幅は小さいため、出力の安定度は良好
である。
てはパルス信号SG、のパルス幅は大きく、ホールドコ
ンデンサC2に対する充電時間は長いため、ホールドコ
ンデンサC2が所定の電圧に達する時間は短く、従って
セトリングタイムは小さい。又、その終りにはパルス信
号SG、のパルス幅は小さいため、出力の安定度は良好
である。
従って本実施例によれば、高価な部品を使用して安定度
を向上させるのではなく、現状の回路において、サンプ
ル・ホールドパルス発生器11及びディスチャージパル
ス発生器13の出力パルスのパルス幅及び立上りのタイ
ミングを変えることにより、セトリングタイムを遅くす
ることなく出力の安定度を向上されることができる。
を向上させるのではなく、現状の回路において、サンプ
ル・ホールドパルス発生器11及びディスチャージパル
ス発生器13の出力パルスのパルス幅及び立上りのタイ
ミングを変えることにより、セトリングタイムを遅くす
ることなく出力の安定度を向上されることができる。
尚、本発明は上記実施例に限定されるものではない。例
えば、ディスチャージパルス発生器11のパルス発生の
タイミングは微分回路12の出力によって規制されたが
、パルス信号SG、の立下りで発生させる他の方法によ
っても差し支えない。
えば、ディスチャージパルス発生器11のパルス発生の
タイミングは微分回路12の出力によって規制されたが
、パルス信号SG、の立下りで発生させる他の方法によ
っても差し支えない。
(発明の効果)
以上詳細に説明したように本発明によれば、セトリング
タイムを遅くすることなく、出力安定度を向上させるこ
とができるようになり、実用上の効果は大きい。
タイムを遅くすることなく、出力安定度を向上させるこ
とができるようになり、実用上の効果は大きい。
第1図は本発明の一実施例のブロック図、第2図はサン
プル◆ホールドパルス発生器とディスチャージパルス発
生器の出力パルスの図、第3図は実施例の装置の動作の
タイムチャート、第4図は従来のDA変換器のブロック
図、第5図は従来のDA変換器の動作のタイムチャート
。 第6図は入力信号によるコンデンサのリーク量の説明図
である。 1・・・積分回路 2・・・サンプル・ホールド回路 11・・・サンプル・ホールドパルス発生器12・・・
微分回路 13・・・ディスチャージパルス発生器C1・・・積分
コンデンサ C2・・・ホールドコンデンサ Sl・・・サンプル・ホールドスイッチS2・・・ディ
スチャージスイッチ S、・・・サンプル・ホールドスイッチSG、・・・サ
ンプル・ホールド信号 SG2・・・ディスチャージ信号
プル◆ホールドパルス発生器とディスチャージパルス発
生器の出力パルスの図、第3図は実施例の装置の動作の
タイムチャート、第4図は従来のDA変換器のブロック
図、第5図は従来のDA変換器の動作のタイムチャート
。 第6図は入力信号によるコンデンサのリーク量の説明図
である。 1・・・積分回路 2・・・サンプル・ホールド回路 11・・・サンプル・ホールドパルス発生器12・・・
微分回路 13・・・ディスチャージパルス発生器C1・・・積分
コンデンサ C2・・・ホールドコンデンサ Sl・・・サンプル・ホールドスイッチS2・・・ディ
スチャージスイッチ S、・・・サンプル・ホールドスイッチSG、・・・サ
ンプル・ホールド信号 SG2・・・ディスチャージ信号
Claims (1)
- 入力されるサンプル・ホールド信号に基づき、ディジタ
ル信号の大きさに比例する時間のパルス間隔であるホー
ルド時間に充電する小容量の積分コンデンサ(C_1)
を有する積分回路(1)と、前記積分コンデンサ(C_
1)に充電された電荷による両端電圧に基づいて前記サ
ンプル・ホールド信号のパルス幅の間に充電し、入力デ
ィジタル信号に比例するアナログ信号を出力する大容量
のホールドコンデンサ(C_2)を有するサンプル・ホ
ールド回路とで構成されるDA変換器において、ディジ
タル信号入力により起動し、サンプル時間を規定するパ
ルスのパルス幅が始めに発生するパルスにおいては大き
く、パルス発生毎にそのパルス幅が小さくなるパルスを
入力ディジタル信号の大きさに比例するパルス間隔毎に
発生するサンプル・ホールドパルス発生手段(11)と
、該サンプル・ホールドパルス発生手段(11)の発生
する前記サンプル・ホールド信号のパルスの立下りによ
り前記積分コンデンサ(C_1)の充電電圧を放電させ
るディスチャージパルスを発生するディスチャージパル
ス発生手段(13)とを具備することを特徴とするDA
変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3528790A JPH03239016A (ja) | 1990-02-16 | 1990-02-16 | Da変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3528790A JPH03239016A (ja) | 1990-02-16 | 1990-02-16 | Da変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03239016A true JPH03239016A (ja) | 1991-10-24 |
Family
ID=12437559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3528790A Pending JPH03239016A (ja) | 1990-02-16 | 1990-02-16 | Da変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03239016A (ja) |
-
1990
- 1990-02-16 JP JP3528790A patent/JPH03239016A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6191723B1 (en) | Fast capacitance measurement | |
| KR950009271A (ko) | 캐패시턴스 측정 디바이스 | |
| KR920022614A (ko) | 아날로그 신호를 자동 환산하는 대수적 아날로그 디지탈 변환기를 갖는 배터리 충전 시스템 | |
| CN112865548A (zh) | 一种开关电源及其反馈电压采样控制电路 | |
| CN111522386B (zh) | 基准电压源、芯片、电源及电子设备 | |
| JPH028495B2 (ja) | ||
| JP2001223586A (ja) | 多チャンネルa/d変換方法及び装置 | |
| JP3046327B2 (ja) | 二重積分形a/d変換器の制御方法 | |
| US20050024120A1 (en) | Method and apparatus for controlling a dual-slope integrator circuit to eliminate settling time effect | |
| US20010043096A1 (en) | Integrated generator of a slow voltage ramp | |
| JP3312763B2 (ja) | 電圧印加電流測定回路 | |
| JPS581568B2 (ja) | アナログ・デジタル変換装置 | |
| JP2577656B2 (ja) | 二次電池の充電方式 | |
| JP4071444B2 (ja) | アナログ回路式定電力供給装置 | |
| JP2002009553A (ja) | 検波回路 | |
| JPS647696B2 (ja) | ||
| JPH07107391A (ja) | Cds回路 | |
| JPS6029049A (ja) | デイジタル・アナログ変換器 | |
| JPH10261962A (ja) | A/dコンバータ | |
| JPH0779162A (ja) | 信号変換回路 | |
| JP2573607B2 (ja) | ピ−ク電圧保持回路 | |
| JPS6058561A (ja) | 衝撃電圧試験装置 | |
| SU1543456A1 (ru) | Устройство дл измерени параметров аппаратов магнитной записи | |
| SU354559A1 (ru) | ВСЕСОЮЗНАЯ IПАТй | |
| JPS63233611A (ja) | 電子回路 |