JPH0779162A

JPH0779162A - 信号変換回路

Info

Publication number: JPH0779162A
Application number: JP22261393A
Authority: JP
Inventors: Tetsuji Oya; 哲司大矢
Original assignee: Toyoda Automatic Loom Works Ltd
Current assignee: Toyota Industries Corp
Priority date: 1993-09-07
Filing date: 1993-09-07
Publication date: 1995-03-20

Abstract

(57)【要約】【目的】入力パルス信号をそのデューティ比に応じた
アナログ信号に変換する信号変換回路において、部品の
特性ばらつきによる変換精度の低下を防ぐ。【構成】制御ロジック生成部１１は、入力パルス信号
に基づいて、第１〜第３の制御信号Ｖ₁，Ｖ₂，Ｖ₃を
生成する。アナログ信号生成部１２は、第１の制御信号
Ｖ₁に従ってコンデンサＣ₀の充放電を制御し、コンデ
ンサＣ₀の両端電圧Ｖ₄を、常時、演算部１４に出力す
る。第１のサンプルホールド部１３は、第２の制御信号
Ｖ₂に従って、所定電圧Ｖ_REF状態にあるコンデンサＣ
₀から入力パルス信号１周期時間だけ定電流放電を行っ
たときのコンデンサ電圧（このときの値がＶ_Tである）
をサンプルホールドする。演算部１４は、その電圧Ｖ_T
と上記電圧Ｖ₄に対して所定の演算を行う。第２のサン
プルホールド部１５は、第３の制御信号Ｖ₃に従って、
入力パルス信号が“Ｈ”レベル状態の終了時に演算部１
４の演算結果をサンプルホールドし、その値を入力パル
ス信号からアナログ信号への変換値として出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、任意のデューティ比を
有するパルス信号を、そのデューティ比に応じたアナロ
グ信号に変換する信号変換回路に関する。

【０００２】

【従来の技術】近年、各種電気・電子装置の制御におい
て、アナログ制御からディジタル制御への移行が進み、
アナログ的な信号によって駆動を行う装置の場合にも、
ディジタル制御を行うことが多い。たとえば、直流電源
モータの回転速度を制御する場合には、所定周期のパル
ス信号を制御信号として用い、そのパルス信号のデュー
ティ比を変化させることによって行うことができる。そ
して、モータに入力される直前で、上記パルス信号をそ
のデューティ比に応じたアナログ信号（たとえば電圧）
に変換させ、その電圧でモータを駆動する。

【０００３】図８に、パルス信号をアナログ信号に変換
する信号変換回路の一例のブロック図を示す。同図にお
いて、入力パルス信号が，“Ｈ”期間カウント回路１お
よび１周期カウント回路４に入力される。そして、
“Ｈ”期間カウント回路１および１周期カウント回路４
が出力する各電圧Ｖ_C1，Ｖ_C2が、それぞれサンプルホー
ルド回路２および５に入力される。さらに、サンプルホ
ールド回路２および５がサンプルホールドした電圧値Ｖ
_h，Ｖ_tが、それぞれ電圧・電流変換回路３および６に
入力される。続いて、電圧値Ｖ_h，Ｖ_tが電圧・電流変
換回路３および６によってそれぞれ電流Ｉ_h，Ｉ_tに変
換された後、演算回路７に入力される。そして、演算回
路７が、電流Ｉ_h，Ｉ_tに対して所定の演算を行い、そ
の演算結果である出力電圧Ｖ_OUTを出力する。

【０００４】次に、上記構成の信号変換回路の動作を、
図９に示すタイムチャートとともに説明する。“Ｈ”期
間カウント回路１は、容量がＣ₁であるコンデンサＣ₁
を有しており、そのコンデンサＣ₁が充電されることに
よって、“Ｈ”期間カウント回路１の出力電圧は、Ｖ_C1
＝Ｖ_REF（予め設定された定数）となっている。この状
態で、“Ｈ”期間カウント回路１に入力パルス信号が入
力すると、その立上がりエッジから立下がりエッジまで
の間、すなわち入力パルス信号が“Ｈ”レベルにある期
間（時間ｔ）、コンデンサＣ₁に充電されている電荷を
定電流Ｉで放電する。その後、再びコンデンサＣ₁を電
圧Ｖ_REFまで充電する。ここで、入力パルス信号の立下
がりエッジ時の“Ｈ”期間カウント回路１の出力電圧
は、下記（１）式となる。

【０００５】

【数１】

【０００６】そして、サンプルホールド回路２は、入力
パルス信号の立下がりエッジのタイミングで上記（１）
式で表される電圧Ｖ_hをサンプルホールドし、そのサン
プルホールド値Ｖ_hを電圧・電流変換回路３に出力す
る。電圧・電流変換回路３は、その電圧Ｖ_hを下記
（２）式で表される電流に変換し、演算回路７に対して
出力する。

【０００７】

【数２】

【０００８】一方、１周期カウント回路４は、容量がＣ
₂であるコンデンサＣ₂を有しており、そのコンデンサ
Ｃ₂が充電されることによって、１周期カウント回路４
の出力電圧は、Ｖ_C2＝Ｖ_REF（“Ｈ”期間カウント回路
１に充電される値と同じ）となっている。この状態で、
１周期カウント回路４に入力パルス信号が入力すると、
その立上がりエッジから次の立上がりエッジまでの間、
すなわち１周期の間（時間Ｔ）、コンデンサＣ₂に充電
されている電荷を上記定電流Ｉで放電した後、コンデン
サＣ₂を電圧Ｖ_REFまで充電する。ここで、入力パルス
信号の立上がりエッジ時において、１周期カウント回路
４の出力電圧は、下記（３）式の値まで低下する。

【０００９】

【数３】

【００１０】そして、サンプルホールド回路５は、入力
パルス信号の立上がりエッジのタイミングで上記（３）
式で表される電圧Ｖ_tをサンプルホールドし、そのサン
プルホールド値Ｖ_tを電圧・電流変換回路６に出力す
る。電圧・電流変換回路６は、その電圧Ｖ_tを下記
（４）式で表される電流に変換し、演算回路７に対して
出力する。

【００１１】

【数４】

【００１２】演算回路７は、上記（２）および（４）式
で表される電流Ｉ_{h ,}Ｉ_tに対して下記（５）式に従っ
て演算を行い、出力電圧Ｖ_OUTを出力する。

【００１３】

【数５】

【００１４】ここで、上記（５）式において、α及びβ
は、演算回路７が出力する電圧Ｖ_OUTの変化範囲を設定
するための定数である。このように、演算回路７が出力
する電圧Ｖ_OUTは、上記（５）式に示すように、入力パ
ルス信号の１周期の時間Ｔに対する“Ｈ”期間の時間ｔ
の時間、すなわち入力パルス信号のデューティ比に応じ
て、アナログ的に変化する。

【００１５】一例として、以下の条件で出力電圧Ｖ_OUT
を算出する。入力パルス信号周波数＝１００ヘルツ（入
力パルス信号の周期Ｔ＝１０ｍｓ），コンデンサＣ₁お
よびＣ₂の充電時の電圧Ｖ_REF＝４Ｖ，電圧Ｖ_OUTの変
化範囲＝１〜３Ｖ（α＝１．５，β＝１．０），コンデ
ンサＣ₁およびＣ₂の容量＝０．１μＦ，放電時定電流
Ｉ＝２０μＡ，電圧・電流変換回路３，６および演算回
路７が有する抵抗の抵抗値Ｒ₁＝Ｒ₂＝Ｒ₃＝２ｋΩ。
この条件で、たとえば入力パルス信号のデューティ比が
１０％であるとすると、ｔ＝１ｍｓを上記（５）に代入
し、出力電圧Ｖ _OUT＝１．２Ｖが得られる。

【００１６】従来の信号変換回路は、このようにして入
力パルス信号をそのデューティ比に応じた出力電圧Ｖ
_OUTに変換し、その出力電圧を用いて負荷の駆動制御を
行っていた。

【００１７】

【発明が解決しようとする課題】ところで、上記条件に
おいて、“Ｈ”期間カウント回路１が有するコンデンサ
Ｃ₁の容量と、１周期カウント回路４が有するコンデン
サＣ₂の容量とが等しいと仮定しているが、一般にコン
デンサの製造ばらつきは小さくなく、その２つのコンデ
ンサＣ₁およびＣ₂の容量が正確に一致することは稀で
ある。

【００１８】コンデンサＣ₁およびＣ₂の容量にばらつ
きがあると、入力パルス信号のデューティ比を正確に検
出することができず、その結果入力パルス信号を正確に
出力電圧Ｖ_OUTへ変換することができない。たとえば、
Ｃ₁＝１．１Ｃ₂であるとすると、出力電圧Ｖ_OUT＝
１．１８Ｖとなり、Ｃ₁＝Ｃ₂と仮定したときと比べて
誤差が生じてしまう。

【００１９】このように、従来の信号変換回路を用い
て、入力パルス信号をそのデューティ比に応じた出力信
号に変換する場合、コンデンサの特性ばらつきによって
上記出力信号に誤差が生じるという問題があった。

【００２０】本発明は、上記問題を解決するものであ
り、入力パルス信号をそのデューティ比に応じたアナロ
グ信号に変換する信号変換回路において、部品の特性ば
らつきによる変換精度の低下を防ぐことを目的とする。

【００２１】

【課題を解決するための手段】本発明の信号変換回路
は、制御ロジック生成手段、アナログ信号生成手段、第
１のサンプルホールド手段、演算手段、および第２のサ
ンプルホールド手段とを有する。

【００２２】制御ロジック生成手段は、入力パルス信号
に基づいて第１，第２，および第３の制御信号を生成す
る。アナログ信号生成手段は、たとえばコンデンサとそ
のコンデンサ充放電手段とからなり、上記第１の制御信
号に従ってそのコンデンサの充放電を行う。第１のサン
プルホールド手段は、上記第２の制御信号をサンプルホ
ールド・タイミングパルスとして、上記アナログ信号生
成手段が出力するアナログ値、たとえば電圧値をサンプ
ルホールドする。演算手段は、上記アナログ信号生成手
段が出力するアナログ値と上記第１のサンプルホールド
手段によってサンプルホールドされた値とに対して所定
の演算を行う。第２のサンプルホールド手段は、上記第
３の制御信号に従って上記演算手段の出力をサンプルホ
ールドしそのサンプルホールド値を出力する。

【００２３】また、請求項３記載の発明のように、入力
パルス信号に基づいて第１，第２，および第３の制御信
号を生成する制御ロジック生成手段と、上記第１の制御
信号に従ってアナログ信号を生成するアナログ信号生成
手段と、上記第２の制御信号に従って上記アナログ信号
生成手段が出力するアナログ値をサンプルホールドする
第１のサンプルホールド手段と、上記第３の制御信号に
従って上記アナログ信号生成手段が出力するアナログ値
をサンプルホールドする第２のサンプルホールド手段
と、上記第１のサンプルホールド手段および上記第２の
サンプルホールド手段によってサンプルホールドされた
値に対して所定の演算を行う演算手段とを有するような
構成としてもよい。

【００２４】

【作用】本発明の信号変換回路においては、２周期の入
力パルス信号からそのデューティ比を求める。以下、ア
ナログ信号生成手段が生成するアナログ値を、アナログ
信号生成手段内に設けられたコンデンサの両端の電圧と
して説明する。

【００２５】入力パルス信号の第１周期において、アナ
ログ信号生成手段は、第１の制御信号に基づいて、所定
電圧Ｖ_REFに充電されているコンデンサから、定電流に
よる放電を１周期時間行う。そして、第１のサンプルホ
ールド手段は、第２の制御信号に基づいて、第１周期の
終了時における上記コンデンサの電圧（Ｖ_T）をサンプ
ルホールドする（この値Ｖ_Tは、入力パルス信号の周期
によって決まる）。サンプルホールド後、再びコンデン
サを電圧Ｖ_REFに充電する。

【００２６】入力パルス信号の第２周期では、アナログ
信号生成手段は、第１の制御信号に基づいて、電圧Ｖ
_REFに充電されているコンデンサから、上記定電流によ
る放電を入力パルス信号が“Ｈ”レベル（“Ｈ”レベル
のかわりに“Ｌ”レベルとして回路を構成することも可
能）である期間行う。

【００２７】演算手段には、第１のサンプルホールド手
段がサンプルホールドした電圧値（Ｖ_T）と、第１の制
御信号に基づいて時間とともに変化する上記コンデンサ
の電圧値とが入力されており、それら２つの電圧値に対
して常に所定の演算が行われている。そして、第２のサ
ンプルホールド手段は、第３の制御信号に基づいて、入
力パルス信号の第２周期の“Ｈ”レベル終了時に演算手
段が出力する電圧値をサンプルホールドする。

【００２８】ここで、入力パルス信号の第２周期の
“Ｈ”レベル終了時におけるコンデンサの電圧値は、入
力パルス信号が“Ｈ”レベルである時間（パルス幅）に
よって決まる値である。したがって、第２のサンプルホ
ールド手段がサンプルホールドする値は、第１周期の終
了時の上記コンデンサの電圧（Ｖ_T）と第２周期の
“Ｈ”レベル終了時におけるコンデンサの電圧値とに対
して演算手段が所定の演算を行った値であるので、第２
のサンプルホールド手段が出力する電圧値は、入力パル
ス信号の周期と入力パルス信号が“Ｈ”レベルである時
間との比率、すなわち入力パルス信号のデューティ比に
よって決まる値となる。

【００２９】請求項３に記載の信号変換回路において
は、アナログ信号生成手段が、第１の制御信号に従っ
て、所定電圧Ｖ_REFにまで充電されたコンデンサから定
電流放電を行う。そして、第１のサンプルホールド手段
が、第２の制御信号に従って、上記定電流放電を開始し
た時点から入力パルス信号１周期時間経過時のコンデン
サの電圧値をサンプルホールドし、第２のサンプルホー
ルド手段が、第３の制御信号に従って、上記定電流放電
を開始した時点から入力パルス信号の“Ｈ”時間経過時
のコンデンサの電圧値をサンプルホールドし、演算手段
が上記２つのサンプルホールド値に対して所定の演算を
行う。このような構成とすることにより、１周期の入力
パルス信号に対してそのデューティ比を求めることが出
来る。

【００３０】

【実施例】以下、本発明の実施例を図面を参照しながら
説明する。図１は、本発明の信号変換回路の一実施例を
示すブロック図である。同図において、任意のデューテ
ィ比を有する入力パルス信号が、制御ロジック生成部１
１に入力される。制御ロジック生成部１１は、入力パル
ス信号に基づいて、第１〜第３の制御信号Ｖ₁，Ｖ₂，
Ｖ₃を生成する。

【００３１】第１の制御信号Ｖ₁は、充放電指令信号と
してアナログ信号生成部１２に対して出力される。アナ
ログ信号生成部１２では、コンデンサ充放電部１２１
が、その第１の制御信号Ｖ₁に基づいてコンデンサＣ₀
の充放電を制御する。そして、アナログ信号生成部１２
は、このコンデンサＣ₀に蓄えられた電荷量に応じて決
まる電圧値を、コンデンサ電圧Ｖ₄として演算部１４に
対して出力する。

【００３２】第２の制御信号Ｖ₂は、サンプルホールド
・タイミングパルスとして第１のサンプルホールド部１
３に対して出力される。第１のサンプルホールド部１３
は、アナログ信号生成部１２のコンデンサ電圧Ｖ₄を、
第２の制御信号Ｖ₂に従ったタイミング（このタイミン
グでのコンデンサ電圧Ｖ₄をＶ_Tとする）でサンプルホ
ールドし、そのサンプルホールド電圧値Ｖ_Tを演算部１
４に対して出力する。演算部１４は、第１の制御信号Ｖ
₁に従って時間とともに変化するコンデンサ電圧Ｖ₄と
上記サンプルホールド電圧Ｖ_Tとに対して演算（後述す
る）を実行し、その演算結果をアナログ電圧Ｖ_ANAとし
て第２のサンプルホールド部１５に対して出力する。

【００３３】第３の制御信号Ｖ₃は、サンプルホールド
・タイミングパルスとして第２のサンプルホールド部１
５に対して出力される。第２のサンプルホールド部１５
は、その第３の制御信号Ｖ₃に従って、上記アナログ電
圧Ｖ_ANAをサンプルホールドする。そして、このサンプ
ルホールド値が、入力パルス信号をアナログ電圧値に変
換した出力電圧Ｖ_OUTである。

【００３４】次に、上記構成の信号変換回路の動作を、
図２に示すタイムチャートを参照しながら説明する。こ
こで、信号変換回路への入力パルス信号の周期とＴと
し、その入力パルス信号が“Ｈ”レベルである時間（パ
ルス幅）をｔとする。また、この実施例の信号変換回路
は、２周期の入力パルス信号からそのデューティ比を検
出する構成であるので、入力パルス信号を第１および第
２周期のパルス信号の繰返し信号として説明する。

【００３５】制御ロジック生成部１１は、入力パルス信
号の第１周期の立上がりエッジ（正確には、立上がりエ
ッジからΔＴ₁後）から第２周期の立上がりエッジ（正
確には、立上がりエッジからΔＴ₁後）までの期間（時
間Ｔ₁）、及び第２周期の立上がりエッジ（正確には、
立上がりエッジからΔＴ₁＋ΔＴ₂後）から第２周期の
立下がりエッジ（正確には、立下がりエッジからΔＴ₂
後）までの期間（時間ｔ₁）が“Ｈ”レベルであり、そ
の他の期間は“Ｌ”レベルであるような制御信号Ｖ₁を
生成する。ここで、ΔＴ₁，ΔＴ₂は、時間Ｔ₁または
ｔ₁に比べて十分に小さく、Ｔ₁＝Ｔ（入力パルス信号
の周期），ｔ₁＝ｔ（入力パルス信号のパルス幅）と見
なせる。

【００３６】上記制御信号Ｖ₁を受信したアナログ信号
生成部１２のコンデンサ充放電部１２１は、制御信号Ｖ
₁が“Ｈ”レベルのとき、コンデンサＣ₀に蓄えられた
電荷を定電流Ｉで放電し、“Ｌ”レベルのときはコンデ
ンサＣ₀の両端の電圧を所定値Ｖ_REFにまで充電する。
したがって、コンデンサＣ₀の両端の電圧であるコンデ
ンサ電圧Ｖ₄は、入力パルス信号の第１周期の立上がり
エッジから第２周期の立上がりエッジまでの１周期の
間、所定電圧Ｖ_REFから直線的にＶ_Tまでに低下し、第
２周期の立上がりエッジで所定電圧Ｖ_REFに戻る。続い
て、コンデンサ電圧Ｖ₄は、第２周期の立上がりエッジ
から第２周期の立下がりエッジまでの１パルス幅の間、
所定電圧Ｖ_REFから直線的にＶ_Hまでに低下し、第２周
期の立下がりエッジで再び所定電圧Ｖ_REFに戻る。

【００３７】また、制御ロジック生成部１１は、入力パ
ルス信号の第２周期の立上がりエッジ時にパルスを発生
するような制御信号Ｖ₂を生成する。この制御信号Ｖ₂
は、第１のサンプルホールド部１３のサンプルホールド
・タイミングパルスであり、第１のサンプルホールド部
１３は、第２周期の立上がりエッジ時のコンデンサ電圧
Ｖ₄の値、すなわち電圧Ｖ_Tをサンプルホールドし、そ
のサンプルホールド電圧Ｖ_Tを演算部１４に出力する。

【００３８】演算部１４では、コンデンサ電圧Ｖ₄およ
びサンプルホールド電圧Ｖ_Tに対して演算を行い、その
演算結果をアナログ電圧Ｖ_ANAとして出力する。この演
算は、入力される上記電圧Ｖ₄及びＶ_Tに対してユニー
クなアナログ電圧Ｖ_ANAが出力されるものであれば特に
限定されるものではない。その演算の一例を示す。

【００３９】

【数６】

【００４０】ここで、コンデンサ電圧Ｖ₄は、図２に示
すように時間とともに変化する値であり、その結果、ア
ナログ電圧Ｖ_ANAも時間とともに変化する。そして、上
記（６）〜（８）式は、たとえば図３，図４に示す回路
で演算できる。

【００４１】図３は、アナログ信号生成部１２が出力す
るコンデンサ電圧Ｖ₄（またはＶ_T）を電流Ｉ
₄（Ｉ_T）に変換する電圧・電流変換回路の回路図であ
る。また、図４は、その電圧・電流変換回路の出力であ
る電流Ｉ₄およびＩ_Tから、アナログ電圧Ｖ_ANAを生成
する回路である。図４において、定数α，βは、Ｒ₄Ｒ
₅および定電流源が流す電流値によって設定することが
できる。そして、それら定数α，βを変化させて、アナ
ログ電圧Ｖ_ANAの変動範囲を設定する。

【００４２】図１，図２に戻る。制御ロジック生成部１
１は、さらに入力パルス信号の第２周期の立下がりエッ
ジ時にパルスを発生するような制御信号Ｖ₃を生成す
る。この制御信号Ｖ₃は、第２のサンプルホールド部１
５のサンプルホールド・タイミングパルスであり、第２
のサンプルホールド部１５は、第２周期の立下がりエッ
ジ時に演算部１４が出力するアナログ電圧Ｖ_ANAをサン
プルホールドする。ここで、第２周期の立下がりエッジ
時には、コンデンサ電圧Ｖ₄＝Ｖ_Hであるので、第２の
サンプルホールド部１５がサンプルホールドする電圧
値、すなわち第２のサンプルホールド部１５が出力する
電圧値は次式で表される。

【００４３】

【数７】

【００４４】上記（９）式は、従来の技術として示した
（５）式と同形であるが、（５）式では、充放電を行う
コンデンサが２つ（Ｃ_{1 ,}Ｃ₂）含まれているのに対
し、（９）式では、コンデンサは１つ（Ｃ₀）のみであ
る。これは、この実施例の信号変換回路では、入力パル
ス信号の周期測定と、そのパルス幅測定とを共通部分で
行っているためである。したがって、それら２つの測定
を等しい条件で行うことができ、部品ばらつき（コンデ
ンサ容量のばらつき）等による問題が生じることはな
い。

【００４５】そして、上記（９）式において、入力パル
ス信号の周期Ｔに対するパルス幅の値ｔを変化させれ
ば、すなわち入力パルス信号のデューティ比を変化させ
れば、上記電圧Ｖ_OUTが変化し、その電圧Ｖ_OUTで、た
とえば直流モータ等の負荷を制御する。また、上記電圧
Ｖ_OUTを、入力パルス信号生成装置（不図示）にフィー
ドバックして、そのデューティ比を調整することもでき
る。

【００４６】次に、入力パルス信号から上記制御信号Ｖ
₁，Ｖ₂，Ｖ₃を生成する制御ロジック生成部１１を構
成する回路の一例を図５に示す。そして、その動作を、
図６のタイムチャートを参照しながら説明する。

【００４７】図５において、入力パルス信号は、ディレ
イ値がΔＴ₁である立上がりディレイ２１，ディレイ値
がΔＴ₂である立下がりディレイ２２，およびＴフリッ
プフロップ２３に入力される。立上がりディレイ２１の
出力信号Ａは、Ｔフリップフロップ２４，ディレイ値が
ΔＴ₁である立上がりディレイ２５，およびインバータ
２６に入力され、インバータ２６の出力はＡＮＤゲート
２９に入力される。また、立下がりディレイ２２の出力
信号Ｂは、ＡＮＤゲート２９およびインバータ２７に入
力され、インバータ２７の出力がＳＲフリップフロップ
２８のＲ端子に入力される。

【００４８】Ｔフリップフロップ２４は、信号Ａの立上
がりエッジ毎に論理反転を行う信号Ｄを、ＯＲゲート３
２，ＡＮＤゲート３３，およびインバータ３４に対して
出力する。また、立上がりディレイ２５は、信号Ａの立
上がりエッジをΔＴ₁だけディレイさせた信号ＥをＳＲ
フリップフロップ２８のＳ端子に入力させる。さらに、
ＳＲフリップフロップ２８は、Ｓ，Ｒ端子に入力される
信号の論理に従って、信号ＦをＯＲゲート３２に対して
出力する。そして、信号Ｄと信号Ｆとの論理和が制御信
号Ｖ₁としてＯＲゲート３２から出力される。

【００４９】Ｔフリップフロップ２３は、入力パルス信
号の立上がりエッジ毎に論理反転を行う信号Ｃをインバ
ータ３０に対して出力し、そのインバータ３０の出力は
ＡＮＤゲート３１に入力される。また、ＡＮＤゲート２
９の出力信号ＧがＡＮＤゲート３１に入力される。さら
に、ＡＮＤゲート３１出力信号Ｈが、ＡＮＤゲート３３
およびＡＮＤゲート３５に入力される。そして、信号Ｄ
と信号Ｈとの論理積が制御信号Ｖ₂としてＡＮＤゲート
３３から出力される。一方、信号Ｄがインバータ３４に
よって論理反転された信号と信号Ｈとの論理積が制御信
号Ｖ₃としてＡＮＤゲート３５から出力される。

【００５０】以上説明したように、本実施例の信号変換
回路では、入力パルス信号の周期測定とその入力パルス
信号の“Ｈ”レベル時間の測定において、部品ばらつき
等の影響を排除するために、それら２つの測定を共通回
路（ともにアナログ信号生成部１２を用いている）で行
っている。したがって、入力パルス信号からそのデュー
ティ比を正確に検出できるようになり、そのデューティ
比に応じたアナログ値への変換を精度良く行える。

【００５１】次に、本発明の他の実施例の信号変換回路
を図７を用いて説明する。同図において、制御ロジック
生成部４１は、入力パルス信号に基づいて第１，第２，
および第３の制御信号Ｖ₁’，Ｖ₂’，およびＶ₃’を
生成し、それぞれアナログ信号生成部４２、第１のサン
プルホールド部４３、および第２のサンプルホールド部
４４に対して出力する。

【００５２】ここで、入力パルス信号と上記制御信号Ｖ
₁’，Ｖ₂’，Ｖ₃’とのタイミング関係は、図２に示
す入力信号と制御信号Ｖ₁，Ｖ₂，Ｖ₃とのタイミング
関係と同様としてもよい。この場合、アナログ信号生成
部４２では、制御信号Ｖ₁’に従って、コンデンサ等に
蓄えられている電荷の充放電を行う。そして、第１のサ
ンプルホールド部４３が、制御信号Ｖ₂’に従って、入
力パルス信号１周期時間によって決まるアナログ信号生
成部４２の電圧値Ｖ_Tをサンプルホールドし、第２のサ
ンプルホールド部４４が、制御信号Ｖ₃’に従って、入
力パルス信号の“Ｈ”レベル時間によって決まるアナロ
グ信号生成部４２の電圧値Ｖ_Hをサンプルホールドす
る。

【００５３】演算部４５は、第１のサンプルホールド部
４３の出力Ｖ₄’（Ｖ₄’＝Ｖ_T）および第２のサンプ
ルホールド部４４の出力Ｖ₅（Ｖ₅＝Ｖ_H）に対して、
下記（１０）式の演算を行い、このときの出力電圧Ｖ
_OUTから入力信号のデューティ比を求める。

【００５４】

【数８】

【００５５】ところで、図７に示す実施例においては、
１周期期間の入力パルス信号で、そのデューティ比を求
めることも可能である。この場合、入力パルス信号に基
づいて制御ロジック生成部４１が生成する第１，第２，
第３の制御信号Ｖ₁’，Ｖ₂’，およびＶ₃’は、図２
に示した制御信号Ｖ₁，Ｖ₂，Ｖ₃とは異なる。

【００５６】制御信号Ｖ₁’は入力パルス信号の立上が
りエッジ毎に“Ｌ”レベルのパルスを出力（正確には、
下記制御信号Ｖ₂’によるパルスの直後）し、制御信号
Ｖ₂’は入力パルス信号の立上がりエッジ毎に“Ｈ”レ
ベルのパルスを出力し、制御信号Ｖ₃’は入力パルス信
号の立下がりエッジ毎に“Ｈ”レベルのパルスを出力す
る。

【００５７】このときの動作は、入力パルス信号の立上
がりエッジをトリガとして、アナログ信号生成部４２の
電圧値がリニアに減少していく（図２の第１周期と同
様）。そして、第２のサンプルホールド部４４が、制御
信号Ｖ₃’に従って、入力パルス信号の立下がりエッジ
時のアナログ信号生成部４２の電圧値（Ｖ_H）をサンプ
ルホールドする。このサンプルホールド値Ｖ_Hは、入力
パルス信号の“Ｈ”時間に対応する値である。また、第
１のサンプルホールド部４３が、制御信号Ｖ₂’に従っ
て、入力パルス信号の立上がりエッジ時のアナログ信号
生成部４２の電圧値（Ｖ_T）をサンプルホールドする。
このサンプルホールド値Ｖ_Tは、入力パルス信号の１周
期に対応する値である。そして、演算部４５が、上記電
圧値Ｖ_H，Ｖ_Tに対して、たとえば上記（１０）式の演
算を行い、出力電圧Ｖ_OUTを出力する。

【００５８】なお、上記に説明した２つの実施例におい
ては、入力パルス信号のパルス幅として、“Ｈ”レベル
時間を測定しているが、“Ｌ”レベル時間を測定する構
成としてもよい。

【００５９】また、実施例においては、制御信号Ｖ_{1 ,}
Ｖ_{2 ,}Ｖ₃（または、制御信号Ｖ₁’，Ｖ₂’，
Ｖ₃’）のパターンを示したが、本発明はこれに限定さ
れることはなく、１つのアナログ信号生成回路を用いて
入力パルス信号の周期およびパルス幅を測定し、それら
周期およびパルス幅に基づくアナログ値に対して所定の
演算を行い、その演算結果を変換信号として出力するよ
うな構成であればよい。

【００６０】さらに、実施例で示したアナログ信号生成
部は、コンデンサへの充放電を制御してその電圧値をア
ナログ出力しているが、本発明はこれに限定されること
はなく、入力パルス信号に応じてアナログ信号を生成す
るようなすべての手段を含む。

【００６１】

【発明の効果】本発明の信号変換回路は、入力パルス信
号の周期測定と、そのパルス信号のパルス幅（“Ｈ”レ
ベル時間、または“Ｌ”レベル時間）測定とを同一回路
部分で行うので、それぞれの測定を、部品ばらつきの影
響を受けずに等しい条件の下で行える。したがって、入
力パルス信号のデューティ比を正確に測定でき、そのデ
ューティ比に応じたアナログ信号への変換の精度が向上
する。

【図面の簡単な説明】

【図１】本発明の信号変換回路の１例を示すブロック図
である。

【図２】図１に示す信号変換回路における、入力パルス
信号、制御信号、およびアナログ信号生成部が生成する
電圧値の関係を説明するタイムチャートである。

【図３】図１に示す演算部内に設けられた電圧・電流変
換回路の１例を示す回路図である。

【図４】図１に示す演算部内の設けられた演算回路の１
例を示す回路図である。

【図５】図１に示す制御ロジック生成部の１例を示す回
路図である。

【図６】図５に示す制御ロジック生成回路の動作を説明
するタイムチャートである。

【図７】本発明の信号変換回路の他の実施例を示すブロ
ック図である。

【図８】従来の信号変換回路の構成を示すブロック図で
ある。

【図９】図８に示す従来の信号変換回路における、入力
パルス信号とその入力パルス信号によって生成される電
圧値との関係を説明するタイムチャートである。

【符号の説明】

１１制御ロジック生成部１２アナログ信号生成部１２１コンデンサ充放電部Ｃ₀ コンデンサ１３第１のサンプルホールド部１４演算部１５第２のサンプルホールド部４１制御ロジック生成部４２アナログ信号生成部４３第１のサンプルホールド部４４第２のサンプルホールド部４５演算部

Claims

【特許請求の範囲】

【請求項１】入力パルス信号に基づいて、第１，第
２，および第３の制御信号を生成する制御ロジック生成
手段と、前記第１の制御信号に従ってアナログ信号を生成するア
ナログ信号生成手段と、前記第２の制御信号に従って前記アナログ信号生成手段
が出力するアナログ値をサンプルホールドする第１のサ
ンプルホールド手段と、前記アナログ信号生成手段が出力するアナログ値と前記
第１のサンプルホールド手段によってサンプルホールド
された値に対して所定の演算を行う演算手段と、前記第３の制御信号に従って前記演算手段の出力をサン
プルホールドし、そのサンプルホールド値を出力する第
２のサンプルホールド手段とを有することを特徴とする
信号変換回路。
【請求項２】前記アナログ信号生成手段がコンデンサ
とコンデンサ充放電手段とを有し、該コンデンサ充放電
手段が前記第１の制御信号に従って前記コンデンサの充
放電を制御することを特徴とする請求項１記載の信号変
換回路。
【請求項３】入力パルス信号に基づいて、第１，第
２，および第３の制御信号を生成する制御ロジック生成
手段と、前記第１の制御信号に従ってアナログ信号を生成するア
ナログ信号生成手段と、前記第２の制御信号に従って前記アナログ信号生成手段
が出力するアナログ値をサンプルホールドする第１のサ
ンプルホールド手段と、前記第３の制御信号に従って前記アナログ信号生成手段
が出力するアナログ値をサンプルホールドする第２のサ
ンプルホールド手段と、前記第１のサンプルホールド手段および前記第２のサン
プルホールド手段によってサンプルホールドされた値に
対して所定の演算を行う演算手段とを有することを特徴
とする信号変換回路。