JPH03239330A - 絶縁膜の形成方法 - Google Patents
絶縁膜の形成方法Info
- Publication number
- JPH03239330A JPH03239330A JP2037026A JP3702690A JPH03239330A JP H03239330 A JPH03239330 A JP H03239330A JP 2037026 A JP2037026 A JP 2037026A JP 3702690 A JP3702690 A JP 3702690A JP H03239330 A JPH03239330 A JP H03239330A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline
- layer
- film
- insulating film
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
り皇」をｌ旧■廷賢
本発明は絶縁膜の形成方法、より詳細には半導体基板上
に形成された多結晶Ｓｉ層の上面及び側面への電気的絶
縁膜の形成方法に関する。
に形成された多結晶Ｓｉ層の上面及び側面への電気的絶
縁膜の形成方法に関する。
鎧米凶狂過
半導体集積回路素子における多結晶Ｓｉとその上部に設
置−１られる電極との間に形成された絶縁膜は、ダイナ
ミックＲＡＭ及びＥＥＦＲＯＭ等において、キャパシタ
ーあるいは記憶保持用誘電体として広く用いられている
。その記憶容量を支配するのが表面部分での蓄積電荷で
あり、この蓄積電荷は電極間の距離に反比例するので、
前記容量を増やすためには前記絶縁膜の厚さを薄くする
必要がある。また素子の集積度が増大するにつれて、絶
縁膜の極薄膜化が要求されている。
置−１られる電極との間に形成された絶縁膜は、ダイナ
ミックＲＡＭ及びＥＥＦＲＯＭ等において、キャパシタ
ーあるいは記憶保持用誘電体として広く用いられている
。その記憶容量を支配するのが表面部分での蓄積電荷で
あり、この蓄積電荷は電極間の距離に反比例するので、
前記容量を増やすためには前記絶縁膜の厚さを薄くする
必要がある。また素子の集積度が増大するにつれて、絶
縁膜の極薄膜化が要求されている。
従来の一般的な前記絶縁膜の形成方法を第２図に基づい
て説明する。
て説明する。
３１基板１１表面に熱酸化によってＳｉＯ□膜１２膜形
２し、その上に多結晶Ｓｉ層１３をＳｉＨ４の熱分解に
よる減圧ＣＶＤ法で３０００人程度堆積する。この際、
多結晶Ｓｉ／９１３を低抵抗化するためにＰ（燐）を固
相拡散法によりドーピングする（ａ）。
２し、その上に多結晶Ｓｉ層１３をＳｉＨ４の熱分解に
よる減圧ＣＶＤ法で３０００人程度堆積する。この際、
多結晶Ｓｉ／９１３を低抵抗化するためにＰ（燐）を固
相拡散法によりドーピングする（ａ）。
次にＰをドーピングした多結晶３１層１３表面にレジス
ト１６を塗布する（ｂ）。
ト１６を塗布する（ｂ）。
フォトリソグラフィ技術を用いて、レジスト１６パター
ンを形成し、その後レジスト１６をマスクとしてイオン
反応性エツチングにより不要部分の多結晶５ｉＦ１３を
除去する（ｃ）。
ンを形成し、その後レジスト１６をマスクとしてイオン
反応性エツチングにより不要部分の多結晶５ｉＦ１３を
除去する（ｃ）。
さらにレジスト１６を除去しくｄ）、
その後、９００°Ｃで５０分間乾燥酸素中で酸化を行い
、多結晶Ｓｉ層１３の上面及び＋７１１１面へＳｌの酸
化膜であるＳｉＯ□膿１４を形成する（ｅ）。
、多結晶Ｓｉ層１３の上面及び＋７１１１面へＳｌの酸
化膜であるＳｉＯ□膿１４を形成する（ｅ）。
しかし、上記した方法で形成した絶縁膜１４では、コー
ナ一部分１８が極端に薄くなる傾向がある。
ナ一部分１８が極端に薄くなる傾向がある。
−明が解決しようとする課題
上記したように、最近では集積回路素子の集積度の増大
にと６ない、ＳｉＯ□膜の極薄膜化が要求されており、
この極薄膜化によりコーナ一部分１８においで種々の問
題が生している。即ち、」二記した従来の絶縁膜１４の
形成方法で形成された絶縁膜１４をダイナミックＲＡＭ
のキャパシターとして用いた場合、絶縁膜１４のコーナ
一部分１８の極薄膜化による耐圧低下が起こるという課
題があった。
にと６ない、ＳｉＯ□膜の極薄膜化が要求されており、
この極薄膜化によりコーナ一部分１８においで種々の問
題が生している。即ち、」二記した従来の絶縁膜１４の
形成方法で形成された絶縁膜１４をダイナミックＲＡＭ
のキャパシターとして用いた場合、絶縁膜１４のコーナ
一部分１８の極薄膜化による耐圧低下が起こるという課
題があった。
また、絶縁膜１４をＥＥＦＲＯＭのキャパシターとして
用いた場合、上記ダイナミックＲＡＭの場合と同様にコ
ーナ一部分１８における耐圧低下が起こると共に、トン
ネル電流の制御にコナ一部分にお←プる１〜ンネル電流
が不確定要素として加わるという課題もあった。
用いた場合、上記ダイナミックＲＡＭの場合と同様にコ
ーナ一部分１８における耐圧低下が起こると共に、トン
ネル電流の制御にコナ一部分にお←プる１〜ンネル電流
が不確定要素として加わるという課題もあった。
一方、このような絶縁膜１４のコーナ一部分１８の薄膜
化を防止する方法として、多結晶Ｓｉ層１３の熱酸化を
１０００℃以上の高温下で行なう方法が提案されている
（Ｋ、Ｉｍａｉ ａｎｄ Ｋ、ｙａｍａｂｅＰｒｏｃ、
ｒｎｔ、 ５ｏｌｉｄ ５ｔａｔｅ Ｄｅｖｉｃｅｓ
ａｎｄ Ｍａｔ、。
化を防止する方法として、多結晶Ｓｉ層１３の熱酸化を
１０００℃以上の高温下で行なう方法が提案されている
（Ｋ、Ｉｍａｉ ａｎｄ Ｋ、ｙａｍａｂｅＰｒｏｃ、
ｒｎｔ、 ５ｏｌｉｄ ５ｔａｔｅ Ｄｅｖｉｃｅｓ
ａｎｄ Ｍａｔ、。
＋１９８６）、 ３０３．及び日本金属学会会報１，９
８９． ｖｏ１２８、 Ｎｏ、１． ｐｐ、 １４〜２
１）が、この方法によればコーナ一部分１８の極薄膜化
はある程度阻止できるものの、Ｓｉ基板１１表面にすで
に形成されているＰ及びＡｓ（砒素）等が注入された不
純物層の再分布を起こし、Ｐ等が８１基叛１１中に深く
拡散してしまい、集積度が進むにつれて求められている
浅い不純物層形成にとっては不利であるという課題があ
った。
８９． ｖｏ１２８、 Ｎｏ、１． ｐｐ、 １４〜２
１）が、この方法によればコーナ一部分１８の極薄膜化
はある程度阻止できるものの、Ｓｉ基板１１表面にすで
に形成されているＰ及びＡｓ（砒素）等が注入された不
純物層の再分布を起こし、Ｐ等が８１基叛１１中に深く
拡散してしまい、集積度が進むにつれて求められている
浅い不純物層形成にとっては不利であるという課題があ
った。
本発明は上記した課題に鑑み発明されたちのであって、
多結晶Ｓｉ層上に形成された絶縁膜のコーナ一部分のみ
が極めて薄くなるといったことがなく、多結晶Ｓｉ層上
に薄い絶縁膜を均一に形成できながら、しがち半導体基
板表面の不純物層の再分布も生じない絶縁膜の形成方法
を提供することを目的としている。
多結晶Ｓｉ層上に形成された絶縁膜のコーナ一部分のみ
が極めて薄くなるといったことがなく、多結晶Ｓｉ層上
に薄い絶縁膜を均一に形成できながら、しがち半導体基
板表面の不純物層の再分布も生じない絶縁膜の形成方法
を提供することを目的としている。
課題を♀決するための−Ｆｒ″
上記した目的を達成するために本発明に係る絶縁膜の形
成方法は、半導体基板上に形成された多結晶Ｓｉ層の上
面及び側面への電気的絶縁膜の形成方法において、多結
晶Ｓｉ層を形成する工程、該多結晶Ｓｉ層の表面に酸化
膜を形成する工程、その酸化膜の表面に耐酸化性膜を形
成する工程、レジストによるバターニングを行なう工程
、レジスト番こより被覆されていない前記耐酸化性膜、
前記酸化膜及び前記多結晶Ｓｉ層部分をエツチングする
工程、エツチングにより露出した多結晶Ｓｉ層の側面に
酸化膜を形成する工程を含むことを特徴としている。
成方法は、半導体基板上に形成された多結晶Ｓｉ層の上
面及び側面への電気的絶縁膜の形成方法において、多結
晶Ｓｉ層を形成する工程、該多結晶Ｓｉ層の表面に酸化
膜を形成する工程、その酸化膜の表面に耐酸化性膜を形
成する工程、レジストによるバターニングを行なう工程
、レジスト番こより被覆されていない前記耐酸化性膜、
前記酸化膜及び前記多結晶Ｓｉ層部分をエツチングする
工程、エツチングにより露出した多結晶Ｓｉ層の側面に
酸化膜を形成する工程を含むことを特徴としている。
伍里
上記した方法によれば、Ｓｉ基板上にあるいは５ｉ（ｈ
膜上に多結晶Ｓｉ層を形成し、その多結晶Ｓｉ層の表面
に酸化膜、さらにその表面にＳｉ：ａＬ膜等の耐酸化性
膜を形成した後レジストを塗布し、レジストによるバタ
ーニングを行なう。その後レジストにより被覆されてい
ない前記耐酸化性膜、酸化膜及び多結晶Ｓｉ層部分をエ
ツチングし、エツチングにより露出した多結晶Ｓｉ層の
側面に酸化膜を形成する。この方法により、前記多結晶
Ｓｉ層の表面を覆う絶縁膜のコーナ一部分のみが極めて
薄くなることがなくなり、更には前記酸化膜の堆積厚さ
を容易にコントロールでき、前記多結晶Ｓｉ層上に希望
する薄さの酸化膜が均一に形成されることとなる。
膜上に多結晶Ｓｉ層を形成し、その多結晶Ｓｉ層の表面
に酸化膜、さらにその表面にＳｉ：ａＬ膜等の耐酸化性
膜を形成した後レジストを塗布し、レジストによるバタ
ーニングを行なう。その後レジストにより被覆されてい
ない前記耐酸化性膜、酸化膜及び多結晶Ｓｉ層部分をエ
ツチングし、エツチングにより露出した多結晶Ｓｉ層の
側面に酸化膜を形成する。この方法により、前記多結晶
Ｓｉ層の表面を覆う絶縁膜のコーナ一部分のみが極めて
薄くなることがなくなり、更には前記酸化膜の堆積厚さ
を容易にコントロールでき、前記多結晶Ｓｉ層上に希望
する薄さの酸化膜が均一に形成されることとなる。
叉施廻
以下本発明に係る絶縁膜の形成方法の実施例を第１図に
基づいて説明する。尚、従来例と同一機能を有する構成
要素には同一符合を付することとする。
基づいて説明する。尚、従来例と同一機能を有する構成
要素には同一符合を付することとする。
半導体基板であるＳｉ基板１１表面に熱酸化によって５
１０２膜１２を形成し、その上に多結晶Ｓｉ層１３をＳ
ｉＨ，の熱分解による減圧ＣＶＤ法で約３０００人堆積
する。この際、多結晶Ｓｉ層１３を低抵抗化するために
ＰをＰ２Ｏ５を用いて同相拡散法によりドーピングする
（ａ）。
１０２膜１２を形成し、その上に多結晶Ｓｉ層１３をＳ
ｉＨ，の熱分解による減圧ＣＶＤ法で約３０００人堆積
する。この際、多結晶Ｓｉ層１３を低抵抗化するために
ＰをＰ２Ｏ５を用いて同相拡散法によりドーピングする
（ａ）。
その後、９００°Ｃで５０分間乾燥酸素中で酸化を行い
、多結晶Ｓｉ層１３上に２５０入程度の酸化膜としての
３１０２膜１４を形成する（ｂ）。
、多結晶Ｓｉ層１３上に２５０入程度の酸化膜としての
３１０２膜１４を形成する（ｂ）。
さらにＳｉＯ□膜１４膜面４表面酸化性膜としてのＳｉ
３Ｎ、膜１５を５ＩＨ２Ｃ１゜とＮＨ３とを用いて減圧
ＣＶ Ｄ法により８００人程堆積積する（ｃ）。
３Ｎ、膜１５を５ＩＨ２Ｃ１゜とＮＨ３とを用いて減圧
ＣＶ Ｄ法により８００人程堆積積する（ｃ）。
その表面にレジスト１６を塗布する（ｄ）３レジスト１
６を安定化させた後、レジスト１６のパターンをフォト
リソグラフィにより形成し、このレジスト１６のパター
ンをマスクとしてイオン反応性エッヂングにより不要部
分のＳｉＪ＜膜１５．５１０２膜１４及び多結晶Ｓｉ層
１３を除去する（ｅ）。
６を安定化させた後、レジスト１６のパターンをフォト
リソグラフィにより形成し、このレジスト１６のパター
ンをマスクとしてイオン反応性エッヂングにより不要部
分のＳｉＪ＜膜１５．５１０２膜１４及び多結晶Ｓｉ層
１３を除去する（ｅ）。
さらにレジスト１６も溶剤を用いて除去する（ｆ）。
その後、９００°Ｃで５０分間乾燥酸素中で酸化を行い
、多結晶Ｓｉ［１３の側壁及びコーナ一部分１７にＳｉ
Ｏ□膜２０膜形０する。その際、上面部は耐酸化性膜で
あるＳｉＪ＜膜１５で覆われているため酸化されず、５
１０２膜１４は一定の膜厚に保たれる。コーナ一部分１
７におけるＳｉＯ□膜２０膜形０ＪＬ膜１５を押しあげ
て厚くなろうとし、従来コーナ一部分１７でＳｉＯ３膜
は応力のために薄くしか成長しなかったが、上記の方法
で形成した５ｉＯａ膜２０ては、コーナ一部分１７が極
端に薄くなることを防止できる。その後、５ＩＨ４膜１
５をエツチングして除去すれば、多結晶Ｓｉ層１３の上
面及び側面がＳｉＯ２膜１４．２０で覆われたパターン
ができ上がる（ｇ）。それに伴って、上記ＳｉＯ□膜１
４（絶縁膜）をダイナミックＲＡＭのキャパシタとして
用いる場合、コーナ一部分１７において耐圧低下が起こ
り問題となるということもなく、また、ＥＥＰＲＯＭの
キャパシターとして用いる場合は、前記と同様にコーナ
一部分１７においで副圧低下が起こるといったことを防
止でき、またトンネル電流の制御にコーナ一部分１７の
トンネル電流が不確定要素として加わるということちな
くなる。しかも、上記方法によれば高温下（１０００’
ｃ以上）で多結晶Ｓｉ層１３の酸化を行う必要がないの
で３１基板１１の表面層番こすでに形成されている不純
物層の再分布が生しるといった問題もなくすことができ
る。更に、多結晶Ｓｉ層１３−Ｌに厚さが任意の薄いＳ
ｉＯ□膜１４を均一に形成でき、半導体素子の高集積化
に対応することが容易となる。
、多結晶Ｓｉ［１３の側壁及びコーナ一部分１７にＳｉ
Ｏ□膜２０膜形０する。その際、上面部は耐酸化性膜で
あるＳｉＪ＜膜１５で覆われているため酸化されず、５
１０２膜１４は一定の膜厚に保たれる。コーナ一部分１
７におけるＳｉＯ□膜２０膜形０ＪＬ膜１５を押しあげ
て厚くなろうとし、従来コーナ一部分１７でＳｉＯ３膜
は応力のために薄くしか成長しなかったが、上記の方法
で形成した５ｉＯａ膜２０ては、コーナ一部分１７が極
端に薄くなることを防止できる。その後、５ＩＨ４膜１
５をエツチングして除去すれば、多結晶Ｓｉ層１３の上
面及び側面がＳｉＯ２膜１４．２０で覆われたパターン
ができ上がる（ｇ）。それに伴って、上記ＳｉＯ□膜１
４（絶縁膜）をダイナミックＲＡＭのキャパシタとして
用いる場合、コーナ一部分１７において耐圧低下が起こ
り問題となるということもなく、また、ＥＥＰＲＯＭの
キャパシターとして用いる場合は、前記と同様にコーナ
一部分１７においで副圧低下が起こるといったことを防
止でき、またトンネル電流の制御にコーナ一部分１７の
トンネル電流が不確定要素として加わるということちな
くなる。しかも、上記方法によれば高温下（１０００’
ｃ以上）で多結晶Ｓｉ層１３の酸化を行う必要がないの
で３１基板１１の表面層番こすでに形成されている不純
物層の再分布が生しるといった問題もなくすことができ
る。更に、多結晶Ｓｉ層１３−Ｌに厚さが任意の薄いＳ
ｉＯ□膜１４を均一に形成でき、半導体素子の高集積化
に対応することが容易となる。
４旦り苅速
以上の説明により明らかなように、本発明に係る絶縁膜
形成方法にあっては、多結晶３１層の絶縁膜のコーナ一
部分のみが極めて薄くなるといったことがなく、しがち
その絶縁膜の膜厚を均一なものとすることができる。一
方、高温下で多結晶３１層の酸化を行う必要がないので
、８１基板表面層にすでに形成されている不純物層の再
分布が生しるといった問題もなくすことができることと
なる。
形成方法にあっては、多結晶３１層の絶縁膜のコーナ一
部分のみが極めて薄くなるといったことがなく、しがち
その絶縁膜の膜厚を均一なものとすることができる。一
方、高温下で多結晶３１層の酸化を行う必要がないので
、８１基板表面層にすでに形成されている不純物層の再
分布が生しるといった問題もなくすことができることと
なる。
第１図（ａ）〜（ｇ）は本発明に係る絶縁膜の形成方法
の一実施例を示す半導体集積回路素子の製造工程図、第
２図（ａ）〜（ｅ）は従来の形成方法の一例を示す半導
体集積回路素子の製造工程図である。 １・・・８１基板（半導体基板） ３・・・多結晶Ｓｉ層 ４・・・ＳｉＯ□膜（電気的絶縁膜） ５・・・５ｉ３ＮＬ膜（耐酸化性膜） ６・・・レジスト 特 許 出 願 人 ：住友金属工業株式会社代 理
人 ：弁理士 井内龍ニ 第１ 図 １５Ｓｉ３Ｎ、贋ｍｌ欄にせ劃 （９） 第２ 図 ３
の一実施例を示す半導体集積回路素子の製造工程図、第
２図（ａ）〜（ｅ）は従来の形成方法の一例を示す半導
体集積回路素子の製造工程図である。 １・・・８１基板（半導体基板） ３・・・多結晶Ｓｉ層 ４・・・ＳｉＯ□膜（電気的絶縁膜） ５・・・５ｉ３ＮＬ膜（耐酸化性膜） ６・・・レジスト 特 許 出 願 人 ：住友金属工業株式会社代 理
人 ：弁理士 井内龍ニ 第１ 図 １５Ｓｉ３Ｎ、贋ｍｌ欄にせ劃 （９） 第２ 図 ３
Claims (1)
- （１）半導体基板上に形成された多結晶Ｓｉ層の上面及
び側面への電気的絶縁膜の形成方法において、 （ｉ）多結晶Ｓｉ層を形成する工程 （ｉｉ）該多結晶Ｓｉ層の表面に酸化膜を形成する工程 （ｉｉｉ）該酸化膜の表面に耐酸化性膜を形成する工程 （ｉｖ）レジストによるパターニングを行う工程（ｖ）
レジストにより被覆されていない前記耐酸化性膜、前記
酸化膜及び前記多結晶Ｓｉ層部分をエッチングする工程 （ｖｉ）エッチングにより露出した多結晶Ｓｉ層の側面
に酸化膜を形成する工程 を含むことを特徴とする絶縁膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2037026A JPH03239330A (ja) | 1990-02-16 | 1990-02-16 | 絶縁膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2037026A JPH03239330A (ja) | 1990-02-16 | 1990-02-16 | 絶縁膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03239330A true JPH03239330A (ja) | 1991-10-24 |
Family
ID=12486137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2037026A Pending JPH03239330A (ja) | 1990-02-16 | 1990-02-16 | 絶縁膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03239330A (ja) |
-
1990
- 1990-02-16 JP JP2037026A patent/JPH03239330A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2761685B2 (ja) | 半導体装置の製造方法 | |
| JP2817645B2 (ja) | 半導体装置の製造方法 | |
| JPH04335572A (ja) | 半導体装置の製造方法 | |
| JPH10178170A (ja) | 半導体装置及びその製造方法 | |
| JPH11186525A (ja) | キャパシタを含む半導体装置及びその製造方法 | |
| JPH03239330A (ja) | 絶縁膜の形成方法 | |
| JPS6261345A (ja) | 半導体装置の製造方法 | |
| JP3071268B2 (ja) | 半導体装置の製造方法 | |
| JP2739593B2 (ja) | 半導体装置の製造法 | |
| JPS5952879A (ja) | 半導体装置の製造方法 | |
| JPS5984570A (ja) | 半導体装置用キヤパシタの製造方法 | |
| JPS61100936A (ja) | 半導体装置の製造方法 | |
| JPS6185857A (ja) | 半導体メモリ素子の製造方法 | |
| JPS63287024A (ja) | 半導体装置の製造方法 | |
| JPH04264766A (ja) | 半導体装置の製造方法 | |
| JPH0567751A (ja) | 半導体装置の製造方法 | |
| JPH0370170A (ja) | 半導体素子の形成方法 | |
| JPH05121652A (ja) | 容量の製造方法 | |
| JPS6312389B2 (ja) | ||
| JP3499769B2 (ja) | 酸化膜の形成方法、キャパシタ | |
| JPH0669518A (ja) | 半導体装置の製造方法 | |
| JP2707538B2 (ja) | 半導体装置の製造方法 | |
| JPS61207059A (ja) | 半導体記憶装置の製造方法 | |
| JPH06338588A (ja) | Ｍｉｓキャパシターとその製造方法 | |
| JPH01154535A (ja) | 半導体装置の製造方法 |