JPH03239348A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH03239348A JPH03239348A JP3710190A JP3710190A JPH03239348A JP H03239348 A JPH03239348 A JP H03239348A JP 3710190 A JP3710190 A JP 3710190A JP 3710190 A JP3710190 A JP 3710190A JP H03239348 A JPH03239348 A JP H03239348A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- layer
- interlayer insulating
- conductive layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置及びその製造方法に関し、特に
、半導体記憶装置のコンタクトホールの構造及びその製
造方法に関するものである。
、半導体記憶装置のコンタクトホールの構造及びその製
造方法に関するものである。
第２図は、従来の半導体集積回路のコンタクトホール構
造を形成するための製造工程の断面図である。
造を形成するための製造工程の断面図である。
以下に従来技術によるコンタクトホール構造をその製造
工程に従って説明する。
工程に従って説明する。
まず、第２図Ｃａ）に示すように、Ｓｉ基板１上に不純
物をイオン注入し、熱処理することにより、Ｓｉ基板１
と反導電型の拡散層２を形成する。
物をイオン注入し、熱処理することにより、Ｓｉ基板１
と反導電型の拡散層２を形成する。
次に第２図（ｂｌに示すように、Ｓｉ基板１上に、ＣＶ
Ｄ等により、層間絶縁膜３を堆積した後、フォトレジス
ト４を塗布し、コンタクトホール形戊用のパターニング
を施す。
Ｄ等により、層間絶縁膜３を堆積した後、フォトレジス
ト４を塗布し、コンタクトホール形戊用のパターニング
を施す。
次に、第２図（Ｃ）に示すようにパターニングされたフ
ォトレジスト４をマスクにしてプラズマエツチングを行
い、コンタクトホール５を形成する。
ォトレジスト４をマスクにしてプラズマエツチングを行
い、コンタクトホール５を形成する。
そして第２図Ｆｄｌに示すようにフォトレジスト４を除
去後、ＡＩ等の配線６をスパッタにより、Ｓｉ基板１上
に堆積することにより、拡散層２と配線６を電気的に結
合させ、所望の配線のパターニングを施す。
去後、ＡＩ等の配線６をスパッタにより、Ｓｉ基板１上
に堆積することにより、拡散層２と配線６を電気的に結
合させ、所望の配線のパターニングを施す。
以上のように、従来の半導体装置のコンタクトホール構
造では、その側面がほぼ垂直になっているので、スパッ
タ法によって配線材料を堆積するとコンタクトホールの
側面において配線材料のカバレッジが悪くなり、ひどい
場合には、断線する等の信頼性上問題があった。
造では、その側面がほぼ垂直になっているので、スパッ
タ法によって配線材料を堆積するとコンタクトホールの
側面において配線材料のカバレッジが悪くなり、ひどい
場合には、断線する等の信頼性上問題があった。
この発明は上記のような問題点を解消するためになされ
たもので、コンタクトホールの側面において断線等の恐
れのない信頼性の高い半導体装置及びその製造方法を提
供することを目的とする。
たもので、コンタクトホールの側面において断線等の恐
れのない信頼性の高い半導体装置及びその製造方法を提
供することを目的とする。
この発明に係る半導体装置は、少なくとも上層の半導電
層と下層の半導電層とを、その間に形成した層間絶縁層
のコンタク１−ホールを介して接続してなるものにおい
て、コンタクトホール部における絶縁層と上層半導電層
との接続は、コンタクトホール内壁にのみ選択的に形成
した導電層を介して行うようにしたものである。
層と下層の半導電層とを、その間に形成した層間絶縁層
のコンタク１−ホールを介して接続してなるものにおい
て、コンタクトホール部における絶縁層と上層半導電層
との接続は、コンタクトホール内壁にのみ選択的に形成
した導電層を介して行うようにしたものである。
また、この発明に係る半導体装置の製造方法は、表面に
導電層を形成した下層半導電層上に層間絶縁膜を堆積し
、エツチングにより層間絶縁膜にコンタクトホールを形
成した後、基板全面に導電層を形成し、プラズマによる
異方性エツチングにより該コンタクトホール内壁にのみ
導電体を内壁が緩やかなテーバをもつように選択に残し
、その後基板全面に上層半導電層を形成するようにした
ものである。
導電層を形成した下層半導電層上に層間絶縁膜を堆積し
、エツチングにより層間絶縁膜にコンタクトホールを形
成した後、基板全面に導電層を形成し、プラズマによる
異方性エツチングにより該コンタクトホール内壁にのみ
導電体を内壁が緩やかなテーバをもつように選択に残し
、その後基板全面に上層半導電層を形成するようにした
ものである。
本発明においては、従来技術と同様にコンタクトホール
のプラズマドライエッチを行った後、そのコンタクトホ
ールの側面に導電性の材料（例えばポリシリコン）を選
択的に形成し、これによりコンタクトホールの傾斜角度
をゆるやかにしたので、その後の工程におけるスパッタ
による配線材料の堆積の際に、コンタクトホールのカバ
レッジが改善される。又、コンタクトホール中の配線材
料のカバレッジが悪い部分ができたとしても、コンタク
トホール側面の導電体によって配線材料と下部の導電体
が接続されることとなるので上下層間で断線が起こるこ
とはない。
のプラズマドライエッチを行った後、そのコンタクトホ
ールの側面に導電性の材料（例えばポリシリコン）を選
択的に形成し、これによりコンタクトホールの傾斜角度
をゆるやかにしたので、その後の工程におけるスパッタ
による配線材料の堆積の際に、コンタクトホールのカバ
レッジが改善される。又、コンタクトホール中の配線材
料のカバレッジが悪い部分ができたとしても、コンタク
トホール側面の導電体によって配線材料と下部の導電体
が接続されることとなるので上下層間で断線が起こるこ
とはない。
以下、この発明の一実施例を図について説明する。
第１図は本発明の一実施例による半導体装置の製造方法
を示すものであり、図において、１はＳｉ基板、２．８
は拡散層、３は眉間絶縁膜、５はコンタクトホール、７
．９はポリシリコン、１０はアルミ配線である。
を示すものであり、図において、１はＳｉ基板、２．８
は拡散層、３は眉間絶縁膜、５はコンタクトホール、７
．９はポリシリコン、１０はアルミ配線である。
以下、本実施例によるコンタクトホール構造をその製造
工程に従って説明する。
工程に従って説明する。
先ず従来例と同様に、第２図（Ｃ１まで工程を進める。
即ち、上述したように、まずＳｉ基板１上に、不純物を
イオン注入し、熱処理することにより、Ｓｉ基板１と反
導電型の拡散Ｎ２を形成する（第２図（ａ））。
イオン注入し、熱処理することにより、Ｓｉ基板１と反
導電型の拡散Ｎ２を形成する（第２図（ａ））。
次にＳｉ基板１上に、ＣＶＤ等により、眉間絶縁膜３を
堆積した後、フォトレジスト４を塗布し、コンタクトホ
ール形成用のパターニングを施す（第２図（ｂ））。
堆積した後、フォトレジスト４を塗布し、コンタクトホ
ール形成用のパターニングを施す（第２図（ｂ））。
次に、パターニングされたフォトレジスト４をマスクに
してプラズマエツチングを行い、コンタクトホール５を
形成する（第２図（Ｃ））。
してプラズマエツチングを行い、コンタクトホール５を
形成する（第２図（Ｃ））。
次に、第１図（ａ）に示すように、フォトレジスト４を
除去後、ポリシリコン膜７を基板全面にＣＶＤ等により
堆積し、後、拡散層２と同じ導電型の不純物を拡散させ
る。これによりコンタクトホール５の下の拡散層８にも
不純物を拡散する。
除去後、ポリシリコン膜７を基板全面にＣＶＤ等により
堆積し、後、拡散層２と同じ導電型の不純物を拡散させ
る。これによりコンタクトホール５の下の拡散層８にも
不純物を拡散する。
次に、ポリシリコン膜７を異方性プラズマドライエツチ
ャーを用いてによりエツチングすると、第１図（ｂｌに
示すようにコンタクトホール５の側面のみに選択的にＬ
ＤＤＩ−ランジスタのサイドウオールのようなポリシリ
コン膜９が残留する。
ャーを用いてによりエツチングすると、第１図（ｂｌに
示すようにコンタクトホール５の側面のみに選択的にＬ
ＤＤＩ−ランジスタのサイドウオールのようなポリシリ
コン膜９が残留する。
次に、第１図（Ｃ）に示すように、ＡＩ等の配線１０を
スパッタにより堆積し、そのた後所望の配線のパターニ
ングを施す。
スパッタにより堆積し、そのた後所望の配線のパターニ
ングを施す。
なお、上記実施例ではＳｉ基板１上に層間絶縁膜３を介
してアルミ配線６を形成し、これらを絶縁膜３のコンタ
クトホールにより接続するようにした構造について説明
したが、本発明は該構造のみに限定されるものではなく
、多層導電層構造を有するものにおいて、上下導電層間
の接続をそれらの間に設けた絶縁膜のコンタクトホール
を介して行う構成のもの、全般にわたって適用すること
ができるものである。
してアルミ配線６を形成し、これらを絶縁膜３のコンタ
クトホールにより接続するようにした構造について説明
したが、本発明は該構造のみに限定されるものではなく
、多層導電層構造を有するものにおいて、上下導電層間
の接続をそれらの間に設けた絶縁膜のコンタクトホール
を介して行う構成のもの、全般にわたって適用すること
ができるものである。
また、上記実施例では、アルミ配線１０と接続されるも
のとしては、下層半導体基板上に形成した拡散層を用い
たが、これは拡散層に限らず、導電体層であればなんで
もよい。
のとしては、下層半導体基板上に形成した拡散層を用い
たが、これは拡散層に限らず、導電体層であればなんで
もよい。
以上のように、この発明によれば、層間絶縁層を介して
配置された上下導電層を絶縁層のコンタクトホールを介
して接続してなるものにおいて、コンタクトホールの側
面に、該側面が緩やかな傾斜をもつように導電体を設け
るようにしたので、上層導電体層のコンタクトホール内
のカバレッジを改善することができ、又、コンタクトホ
ール内の一部で上層のカバレッジの悪い部分がもし発生
したとしても、コンタクトホール内には導電体が側面全
体に形成されているので、断線などが生しる恐れがなく
、信頼性の高いものが得られる効果がある。
配置された上下導電層を絶縁層のコンタクトホールを介
して接続してなるものにおいて、コンタクトホールの側
面に、該側面が緩やかな傾斜をもつように導電体を設け
るようにしたので、上層導電体層のコンタクトホール内
のカバレッジを改善することができ、又、コンタクトホ
ール内の一部で上層のカバレッジの悪い部分がもし発生
したとしても、コンタクトホール内には導電体が側面全
体に形成されているので、断線などが生しる恐れがなく
、信頼性の高いものが得られる効果がある。
第１図はこの発明の一実施例による半導体装置の製造方
法を示す図、第２図は従来の半導体装置の製造方法を示
す図である。 １はＳｉ基板、２．８は拡散層、３は層間絶縁膜、４は
フォトレジスト、５はコンタクトホール６．１０はアル
ミ配線、７．９ばポリシリコン膜である。 なお図中同一符号は同−又は相当部分を示す。
法を示す図、第２図は従来の半導体装置の製造方法を示
す図である。 １はＳｉ基板、２．８は拡散層、３は層間絶縁膜、４は
フォトレジスト、５はコンタクトホール６．１０はアル
ミ配線、７．９ばポリシリコン膜である。 なお図中同一符号は同−又は相当部分を示す。
Claims (2)
- （１）少なくとも上層の半導電層と、下層の半導電層と
、上層及び下層の半導電層間に形成した層間絶縁層とを
備え、上記上層の半導電層と上記下層の半導電層とが上
記層間絶縁層に設けたコンタクトホールを介して接続さ
れてなるものにおいて、上記コンタクトホール内壁にの
み選択的に導電層を設け、該導電層を介して上記コンタ
クトホール部における上記層間絶縁層と上記上層の半導
電層との接続を行うようにしたことを特徴とする半導体
装置。 - （２）その表面に導電層を形成した下層半導電層上に層
間絶縁層を堆積し、エッチングにより層間絶縁層にコン
タクトホールを形成する第１の工程と、 基板全面に導電層を形成し、プラズマによる異方性エッ
チングにより、上記コンタクトホール内壁にのみ導電層
を選択的に残す第２の工程と、基板全面に上層半導電層
を形成する第３の工程とを含むことを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3710190A JPH03239348A (ja) | 1990-02-16 | 1990-02-16 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3710190A JPH03239348A (ja) | 1990-02-16 | 1990-02-16 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03239348A true JPH03239348A (ja) | 1991-10-24 |
Family
ID=12488194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3710190A Pending JPH03239348A (ja) | 1990-02-16 | 1990-02-16 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03239348A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5317192A (en) * | 1992-05-06 | 1994-05-31 | Sgs-Thomson Microelectronics, Inc. | Semiconductor contact via structure having amorphous silicon side walls |
| US5726499A (en) * | 1995-07-22 | 1998-03-10 | Ricoh Company, Ltd. | Semiconductor device having a minute contact hole |
-
1990
- 1990-02-16 JP JP3710190A patent/JPH03239348A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5317192A (en) * | 1992-05-06 | 1994-05-31 | Sgs-Thomson Microelectronics, Inc. | Semiconductor contact via structure having amorphous silicon side walls |
| US5726499A (en) * | 1995-07-22 | 1998-03-10 | Ricoh Company, Ltd. | Semiconductor device having a minute contact hole |
| US6187671B1 (en) | 1995-07-22 | 2001-02-13 | Ricoh Company, Ltd. | Method of forming semiconductor device having minute contact hole |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4455568A (en) | Insulation process for integrated circuits | |
| US5747383A (en) | Method for forming conductive lines and stacked vias | |
| US5600170A (en) | Interconnection structure of semiconductor device | |
| US20010023131A1 (en) | Semiconductor processing methods of forming a contact opening | |
| US6274509B1 (en) | Global planarization method for inter-layer-dielectric and inter-metal dielectric | |
| JPH03263330A (ja) | 半導体装置 | |
| JPH098131A (ja) | 半導体装置の製造方法 | |
| KR100230731B1 (ko) | 반도체 디바이스의 콘택 구조 및 그 제조방법 | |
| JP3552526B2 (ja) | 半導体装置の導電体の製造方法 | |
| KR100228272B1 (ko) | 반도체 장치의 콘택 형성방법 및 그 구조 | |
| KR0171316B1 (ko) | 반도체 소자의 층간 절연막의 평탄화 방법 | |
| JP3021711B2 (ja) | 半導体集積回路の製造方法 | |
| KR920010126B1 (ko) | 반도체 소자의 다층금속배선 공정방법 | |
| JPS62198135A (ja) | 半導体装置およびその製造方法 | |
| KR930011537B1 (ko) | 반도체 장치 제조방법 | |
| KR0147636B1 (ko) | 얇은 접합을 보호하는 배선 구조를 가지는 반도체 장치 및 그 제조방법 | |
| KR19990061344A (ko) | 메탈-절연막-메탈 커페시터의 제조방법 | |
| KR20040009790A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR950014268B1 (ko) | 콘택형성방법 | |
| KR100248805B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR0148326B1 (ko) | 반도체 소자의 제조방법 | |
| KR100532981B1 (ko) | 반도체소자 식각방법 | |
| JP2000058640A (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS5885529A (ja) | 半導体装置の製造方法 |