JPS6149439A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6149439A JPS6149439A JP59171864A JP17186484A JPS6149439A JP S6149439 A JPS6149439 A JP S6149439A JP 59171864 A JP59171864 A JP 59171864A JP 17186484 A JP17186484 A JP 17186484A JP S6149439 A JPS6149439 A JP S6149439A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- integration
- semiconductor device
- shaped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は金属配線を有する半導体装置の製造方法に関す
るものである。
るものである。
従来例の構成とその問題点
従来、半導体装置において金属配線を行なう場合、全面
に金属膜を形成した後、フォトレジストマスクを用いて
エツチングを行彦い、金属配線パターンを形成する。
に金属膜を形成した後、フォトレジストマスクを用いて
エツチングを行彦い、金属配線パターンを形成する。
第１図は従来の半導体装置の金属配線の一形成方法を示
す工程順断面図である〇 第１図ｆａｔに示す様に、種々の加工を施したシリコン
基板１上に層間絶縁膜２及び金属膜３を形成し、フォト
レジスト４を塗布する。第１図（ｂ）に示すようにフォ
トレジスト４で配線パターンを形成した後、下層の金属
膜をフォトレジスト４をマスクにして食刻し、第１図（
ｃｌのように、金属膜３の配線パターンを形成する。
す工程順断面図である〇 第１図ｆａｔに示す様に、種々の加工を施したシリコン
基板１上に層間絶縁膜２及び金属膜３を形成し、フォト
レジスト４を塗布する。第１図（ｂ）に示すようにフォ
トレジスト４で配線パターンを形成した後、下層の金属
膜をフォトレジスト４をマスクにして食刻し、第１図（
ｃｌのように、金属膜３の配線パターンを形成する。
しかし本方法では金属配線の食刻のため配線間に一定の
スペースを設けなければならず、また高集積化のだめに
金属配線間のスペースを短めれば金属配線間の容量結合
によるノイズ問題が発生するなど、半導体装置の集積度
向上に大きな障害となっている。
スペースを設けなければならず、また高集積化のだめに
金属配線間のスペースを短めれば金属配線間の容量結合
によるノイズ問題が発生するなど、半導体装置の集積度
向上に大きな障害となっている。
発明の目的
本発明は上記の不都合を排除した半導体装置の製造方法
を提供するものである。
を提供するものである。
発明の構成
本発明は拡散層やポリシリコン配線等の下層上に、層間
絶縁膜を形成後、前記層間絶縁膜と異なる第２の絶縁膜
あるいは導電膜及び前記第２の絶縁膜あるいは導電膜と
異なる第３の絶縁膜を形成する工程と、前記第３の絶縁
膜を選択的に開孔した後、前記第３の絶縁膜をマスクに
して前記第２の絶縁膜あるいは導電膜を等方的に食刻す
る工程と、配線用金属膜を形成する工程とをそなえた半
導体装置の製造方法であって、金属配線間に一定のスペ
ースを設ける必要がなく半導体装置の高集積化において
同一の設計ルールで最高２倍まで金属配線密度を高める
ことができる。また、本方法【 で形成した金属配線のうち、信号線としては１本おきに
とり、信号線間の配線を電気的シールドに用いれば、信
号線間のノイズ対策に大きく寄与し、高信頼動作が可能
となる。
絶縁膜を形成後、前記層間絶縁膜と異なる第２の絶縁膜
あるいは導電膜及び前記第２の絶縁膜あるいは導電膜と
異なる第３の絶縁膜を形成する工程と、前記第３の絶縁
膜を選択的に開孔した後、前記第３の絶縁膜をマスクに
して前記第２の絶縁膜あるいは導電膜を等方的に食刻す
る工程と、配線用金属膜を形成する工程とをそなえた半
導体装置の製造方法であって、金属配線間に一定のスペ
ースを設ける必要がなく半導体装置の高集積化において
同一の設計ルールで最高２倍まで金属配線密度を高める
ことができる。また、本方法【 で形成した金属配線のうち、信号線としては１本おきに
とり、信号線間の配線を電気的シールドに用いれば、信
号線間のノイズ対策に大きく寄与し、高信頼動作が可能
となる。
実施例の説明
第２図（ａ）〜（ｄｌは本発明にかかる一実施例を示す
工程順断面図である。第２図（ａ）に示すように、シリ
コン基板、あるいは同基板内の半導体装置の配線により
下層部（以下、単に基板という）１を形成した後、ＣＶ
Ｄ法で厚さ８０００人の酸化シリコン膜２を、成長温度
４３０℃で形成する。さらにＣＶＤ法で厚さ５０００人
のポリシリコン層６を、成長温度６１．０℃で形成し、
同じくＣＶＤ法で厚さ３０００への酸化シリコン膜６を
成長温度４３ｏ℃で形成した後フォトレジスト４を塗布
する。次に、第２図師）に示すように、フォトレジスト
４で配線パターンを形成した後、酸化シリコン膜６をフ
ォトレジスト４をマスクにして反応性イオンエツチング
法を用いて異方性エッチする。フォトレジスト４を除去
後、第２図（０）に示すように、ポリシリコン膜５を、
酸化シリコン膜６をマスクにして、ドライエッチ法を用
いて等方性エッチし、ポリシリコン膜６の上に酸化シリ
コン膜６のひさ己ができるようにする。第２図Ｔｄ）に
示すように厚さ８０００へのアルミニウム膜３をスパッ
タ蒸着すると、アルミニウム膜３はポリシリコン膜５及
び酸化シリコン膜６で形成されるひさしにより自で使用
する場合は、ｉｉＬ形成後、ポリシリコン膜５のエッチ
された側面をウェット酸化して酸化膜を形成し、信号線
間を絶縁してやる必要がある。
工程順断面図である。第２図（ａ）に示すように、シリ
コン基板、あるいは同基板内の半導体装置の配線により
下層部（以下、単に基板という）１を形成した後、ＣＶ
Ｄ法で厚さ８０００人の酸化シリコン膜２を、成長温度
４３０℃で形成する。さらにＣＶＤ法で厚さ５０００人
のポリシリコン層６を、成長温度６１．０℃で形成し、
同じくＣＶＤ法で厚さ３０００への酸化シリコン膜６を
成長温度４３ｏ℃で形成した後フォトレジスト４を塗布
する。次に、第２図師）に示すように、フォトレジスト
４で配線パターンを形成した後、酸化シリコン膜６をフ
ォトレジスト４をマスクにして反応性イオンエツチング
法を用いて異方性エッチする。フォトレジスト４を除去
後、第２図（０）に示すように、ポリシリコン膜５を、
酸化シリコン膜６をマスクにして、ドライエッチ法を用
いて等方性エッチし、ポリシリコン膜６の上に酸化シリ
コン膜６のひさ己ができるようにする。第２図Ｔｄ）に
示すように厚さ８０００へのアルミニウム膜３をスパッ
タ蒸着すると、アルミニウム膜３はポリシリコン膜５及
び酸化シリコン膜６で形成されるひさしにより自で使用
する場合は、ｉｉＬ形成後、ポリシリコン膜５のエッチ
された側面をウェット酸化して酸化膜を形成し、信号線
間を絶縁してやる必要がある。
なお、本実施例ではひさしの材料として上層の絶縁膜に
酸化シリコン膜、下層の膜にポリシリコン膜を用いたが
、その他に窒化シリコン膜あるいは酸化アルミニウム膜
、有機質膜２等性質の異なる最低２種類の膜であればよ
い。
酸化シリコン膜、下層の膜にポリシリコン膜を用いたが
、その他に窒化シリコン膜あるいは酸化アルミニウム膜
、有機質膜２等性質の異なる最低２種類の膜であればよ
い。
また、金属配線材料としては、アルミニウム膜を用いた
が、その他に高融点金属等の配線材料でもよい。
が、その他に高融点金属等の配線材料でもよい。
発明の効果
以上の説明から明らかなように本発明を用いれば、金属
配線の集積度が大幅に向上し、半導体装置の高集積化に
むけての工業的価値は大きい０
配線の集積度が大幅に向上し、半導体装置の高集積化に
むけての工業的価値は大きい０
第１図［ａ）〜（Ｃ）は従来の半導体装置の金属配線法
の工程断面図、第２図（ａｌ〜（ｄ）は本発明にかかる
半導体装置の金属配線法の実施例の工程断面図である０ １・・・・・・所定の回路素子が形成された半導体基板
、２・・・・・・層間絶縁膜、３・・・・・金属配線膜
、４・・・・・フォトレジスト、５・・・・・・絶縁膜
または導電膜、６・・・・・絶縁膜。
の工程断面図、第２図（ａｌ〜（ｄ）は本発明にかかる
半導体装置の金属配線法の実施例の工程断面図である０ １・・・・・・所定の回路素子が形成された半導体基板
、２・・・・・・層間絶縁膜、３・・・・・金属配線膜
、４・・・・・フォトレジスト、５・・・・・・絶縁膜
または導電膜、６・・・・・絶縁膜。
Claims (2)
- （１）半導体装置の電極部もしくは下層配線との間に層
間絶縁膜を形成した後、前記層間絶縁膜と異なる第２の
絶縁膜または導電膜及びそれと異なる第３の絶縁膜を形
成する工程と、前記第３の絶縁膜を選択的に開孔した後
、同第３の絶縁膜をマスクにして前記第２の絶縁膜また
は導電膜を等方的に食刻する工程と、配線用金属膜を形
成する工程とを含むことを特徴とする半導体装置の製造
方法。 - （２）第３の絶縁膜がシリコンガラスで、第２の絶縁膜
または導電膜がポリシリコンであることを特徴とする特
許請求の範囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59171864A JPS6149439A (ja) | 1984-08-17 | 1984-08-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59171864A JPS6149439A (ja) | 1984-08-17 | 1984-08-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6149439A true JPS6149439A (ja) | 1986-03-11 |
Family
ID=15931199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59171864A Pending JPS6149439A (ja) | 1984-08-17 | 1984-08-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6149439A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63239842A (ja) * | 1986-11-05 | 1988-10-05 | Nec Corp | 半導体装置の製造方法 |
| JP2013153079A (ja) * | 2012-01-25 | 2013-08-08 | Toyota Motor Corp | 半導体装置およびその製造方法 |
-
1984
- 1984-08-17 JP JP59171864A patent/JPS6149439A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63239842A (ja) * | 1986-11-05 | 1988-10-05 | Nec Corp | 半導体装置の製造方法 |
| JP2013153079A (ja) * | 2012-01-25 | 2013-08-08 | Toyota Motor Corp | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3402022B2 (ja) | 半導体装置の製造方法 | |
| US4977105A (en) | Method for manufacturing interconnection structure in semiconductor device | |
| US6232647B1 (en) | Air gap with borderless contact | |
| US4872050A (en) | Interconnection structure in semiconductor device and manufacturing method of the same | |
| JPH01503021A (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
| JPH03138934A (ja) | 異なる深さを有する窓のエッチング法 | |
| US5600170A (en) | Interconnection structure of semiconductor device | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| KR100191710B1 (ko) | 반도체 소자의 금속 배선 방법 | |
| JP3271090B2 (ja) | 半導体装置の製法 | |
| JPH05226333A (ja) | 半導体装置の製造方法 | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| US4693783A (en) | Method of producing interconnections in a semiconductor integrated circuit structure | |
| JPS59175124A (ja) | 半導体装置の製造方法 | |
| JPH01241845A (ja) | 半導体装置の製造方法 | |
| JPS60227440A (ja) | 半導体装置の製造方法 | |
| JPH0936222A (ja) | 半導体装置及びその製造方法 | |
| JPH0734440B2 (ja) | 半導体装置における配線形成方法 | |
| JPH03116852A (ja) | 半導体装置 | |
| JPS5886744A (ja) | 半導体集積回路装置 | |
| JPS58155A (ja) | 半導体装置の製造方法 | |
| JPS59163838A (ja) | 半導体装置の製造方法 | |
| JPH06112193A (ja) | 半導体装置の製造方法 | |
| JPS58219764A (ja) | 半導体集積回路の製造方法 | |
| JPH06236863A (ja) | 半導体装置の製造方法 |