JPH03239355A - マルチチップ接続構造 - Google Patents
マルチチップ接続構造Info
- Publication number
- JPH03239355A JPH03239355A JP2036839A JP3683990A JPH03239355A JP H03239355 A JPH03239355 A JP H03239355A JP 2036839 A JP2036839 A JP 2036839A JP 3683990 A JP3683990 A JP 3683990A JP H03239355 A JPH03239355 A JP H03239355A
- Authority
- JP
- Japan
- Prior art keywords
- scale integrated
- wafer
- contact portions
- integrated circuits
- connecting member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10515—Stacked components
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
絶縁基体の表面に多数個の各種半導体チップを形成した
ウェハースケール集積回路のマルチチップ接続構造に関
し、 ウェハースケール集積回路を重層してそれぞれの回路を
接続することにより更に実装容積を削減することができ
る新しいマルチチップ接続構造の提供を目的とし、 薄い絶縁基体の主面側に多数個の各種半導体チップを高
密度に形成するとともに、当該半導体チップとそれぞれ
接続した接続端子を端縁に設けて、該半導体デツプの形
成面を互いに外側にして重層するウェハースケール集積
回路と、重層した上記ウェハースケール集積回路の該接
続端子を挟持して導通ずる対向したコンタクト部を設け
るとともに、該コンタクト部間を接続する短絡部を設け
た接続部材とから構成する。
ウェハースケール集積回路のマルチチップ接続構造に関
し、 ウェハースケール集積回路を重層してそれぞれの回路を
接続することにより更に実装容積を削減することができ
る新しいマルチチップ接続構造の提供を目的とし、 薄い絶縁基体の主面側に多数個の各種半導体チップを高
密度に形成するとともに、当該半導体チップとそれぞれ
接続した接続端子を端縁に設けて、該半導体デツプの形
成面を互いに外側にして重層するウェハースケール集積
回路と、重層した上記ウェハースケール集積回路の該接
続端子を挟持して導通ずる対向したコンタクト部を設け
るとともに、該コンタクト部間を接続する短絡部を設け
た接続部材とから構成する。
本発明は、絶縁基体の表面に多数個の各種半導体チップ
を形成したウェハースケール集積回路のマルチチップ接
続構造に関する。
を形成したウェハースケール集積回路のマルチチップ接
続構造に関する。
最近、特に小さな容積で多くの機能を備えた各種小型電
子機器が開発され、集積回路基板には多数個のメモリチ
ップやその他の半導体チップを高密度に形成することが
要求されている。そのため、半導体チップを高密度に形
成した複数のウェハースケール集積回路を平面状に実装
されているが、更に実装容積を削減することができる新
しいマルチチップ接続構造が必要とされている。
子機器が開発され、集積回路基板には多数個のメモリチ
ップやその他の半導体チップを高密度に形成することが
要求されている。そのため、半導体チップを高密度に形
成した複数のウェハースケール集積回路を平面状に実装
されているが、更に実装容積を削減することができる新
しいマルチチップ接続構造が必要とされている。
従来広く使用されているマルチチップ接続構造は、第４
図に示すように４００〜６００μｍの板厚で円板状、或
いは矩形板に底形したシリコンよりなる絶縁基体２−１
の主面に、メモリ等の半導体チップ２−２を繰り返しパ
ターンにより高密度に形成するとともに、図示していな
いパターンにより当該半導体チップ２−２のそれぞれと
導通した接続端子２−３を前記絶縁基体２−１の端縁乙
こ複数個設けたウェハースケール集積回路２を形成する
。
図に示すように４００〜６００μｍの板厚で円板状、或
いは矩形板に底形したシリコンよりなる絶縁基体２−１
の主面に、メモリ等の半導体チップ２−２を繰り返しパ
ターンにより高密度に形成するとともに、図示していな
いパターンにより当該半導体チップ２−２のそれぞれと
導通した接続端子２−３を前記絶縁基体２−１の端縁乙
こ複数個設けたウェハースケール集積回路２を形成する
。
そして、第３図に示すように」二記ウェハースケール集
積回路２を表面に図示していない配線パターンを形成し
た配線基板１の主面と対して、前記半導体チップ２−２
の形成面が対向するよう複数枚の当該ウェハースケール
集積回路２をそれぞれ平面状に載置し、その接続端子２
−３と配線基板１の配線パターンを半田バンプ３のリフ
ローで接合することムこよりマルチチップ接続ができる
ように構成されている。
積回路２を表面に図示していない配線パターンを形成し
た配線基板１の主面と対して、前記半導体チップ２−２
の形成面が対向するよう複数枚の当該ウェハースケール
集積回路２をそれぞれ平面状に載置し、その接続端子２
−３と配線基板１の配線パターンを半田バンプ３のリフ
ローで接合することムこよりマルチチップ接続ができる
ように構成されている。
また、上記半導体チップ２−２の形成面を上にした状態
で配線基板１の主面に複数枚の上記ウェハースケール集
積回路２を平面状に載置して、その接続端子２−３と配
線基板１の配線パターンを図示していないボンディング
ワイヤで接続することにより、当該ウェハースケール集
積回路２の固定とマルチチップ接続ができるよろに構成
されているものもある。
で配線基板１の主面に複数枚の上記ウェハースケール集
積回路２を平面状に載置して、その接続端子２−３と配
線基板１の配線パターンを図示していないボンディング
ワイヤで接続することにより、当該ウェハースケール集
積回路２の固定とマルチチップ接続ができるよろに構成
されているものもある。
以−１−説明した従来のマルチチップ接続構造で問題と
なるのは、第３図に示すようにウェハースケール集積回
路２間の接続用配線パターンが形成された配線基板１の
主面に、複数のウェハースケール集積回路２を平面状に
載置してその接続端子２３と前記配線パターンと接続す
ることによりマルチチップ接続ができるように構成され
ているため、複数枚のウェハースケール集積回路２を装
着する上記配線基板１の外形寸法が大きくなって、装置
の小型化を阻むという問題が生じている。
なるのは、第３図に示すようにウェハースケール集積回
路２間の接続用配線パターンが形成された配線基板１の
主面に、複数のウェハースケール集積回路２を平面状に
載置してその接続端子２３と前記配線パターンと接続す
ることによりマルチチップ接続ができるように構成され
ているため、複数枚のウェハースケール集積回路２を装
着する上記配線基板１の外形寸法が大きくなって、装置
の小型化を阻むという問題が生じている。
本発明は上記のような問題点に鑑み、ウェハースケール
集積回路を重層してそれぞれの回路を接続することによ
り更に装着面積を削減することができる新しいマルチチ
ップ接続構造の提供を目的とする。
集積回路を重層してそれぞれの回路を接続することによ
り更に装着面積を削減することができる新しいマルチチ
ップ接続構造の提供を目的とする。
本発明は、第４図に示すようにシリコンよりなる薄い絶
縁基体２−１の主面側に多数個の各種半導体チップ２−
２を高密度に形成するとともに、当該半導体チップ２−
２とそれぞれ接続した接続端子２３を端縁に設けて、第
１図に示すように該半導体チップ２−２の形成面を互い
に外側にして重層するウェハースケール集積回路２と、
重層した上記ウェハースケール集積回路２の該接続端子
２−３を挟持して導通ずる対向したコンタクト部１３−
１を設けるとともに、該コンタクト部１３−１間を接続
する短絡部１３−２を設けた接続部材１３とから構成す
る。
縁基体２−１の主面側に多数個の各種半導体チップ２−
２を高密度に形成するとともに、当該半導体チップ２−
２とそれぞれ接続した接続端子２３を端縁に設けて、第
１図に示すように該半導体チップ２−２の形成面を互い
に外側にして重層するウェハースケール集積回路２と、
重層した上記ウェハースケール集積回路２の該接続端子
２−３を挟持して導通ずる対向したコンタクト部１３−
１を設けるとともに、該コンタクト部１３−１間を接続
する短絡部１３−２を設けた接続部材１３とから構成す
る。
（作 用〕
本発明では、第１図に示すように該半導体チップ２−２
の形成面を互いに外側にして２枚のウェハスケール集積
回路２を重層し、このウェハースケール集積回路２の両
夕（面で対向する接続端子２３を接続部材１３のコンタ
クト部■３−１で挟持することにより、それぞれウェハ
ースケール集積回路２の接続端子２−３間を接続部材１
３で接続できるために、２枚のウェハースケール集積回
路２を装着する配線基板の外形寸法を小さくすることが
可能となる。
の形成面を互いに外側にして２枚のウェハスケール集積
回路２を重層し、このウェハースケール集積回路２の両
夕（面で対向する接続端子２３を接続部材１３のコンタ
クト部■３−１で挟持することにより、それぞれウェハ
ースケール集積回路２の接続端子２−３間を接続部材１
３で接続できるために、２枚のウェハースケール集積回
路２を装着する配線基板の外形寸法を小さくすることが
可能となる。
以下第１図および第２図について本発明の詳細な説明す
る。
る。
第■図は本実施例によるマルチチップ接続構造を示す側
断面図、第２図は他の実施例の側断面図を示し、第３図
および第４図と同一部材には同一記号が付しであるが、
その他の１３．２３．３３は複数枚のウェハースケール
集積回路を挟持して接続する接続部材である。
断面図、第２図は他の実施例の側断面図を示し、第３図
および第４図と同一部材には同一記号が付しであるが、
その他の１３．２３．３３は複数枚のウェハースケール
集積回路を挟持して接続する接続部材である。
接続部材１３は、第１図に示すように重層されたウェハ
ースケール集積回路２の端縁を挟持できる間隔で対向す
るように導電性の優れた金属よりなるコンタクト部１３
−１を一方側に配し、他方側に前記対向したコンタクト
部１３−１間を導通する短絡部１３−２を設けたもので
ある。
ースケール集積回路２の端縁を挟持できる間隔で対向す
るように導電性の優れた金属よりなるコンタクト部１３
−１を一方側に配し、他方側に前記対向したコンタクト
部１３−１間を導通する短絡部１３−２を設けたもので
ある。
上記部材を使用したマルチチップ接続構造は、第４図に
示すように繰り返しパターンにより半導体チップ２−２
をシリコンよりなる絶縁基体２−１の主面に高密度に形
成して、その半導体チッブ２−２のそれぞれと導通した
複数個の接続端子２−３を端縁に設けた２枚のウェハー
スケール集積回路２を、第１図に示すように前記半導体
チップ２−２の形成面を互いに外側にして重層して、接
続しようとするそれぞれの接続端子２−３が両外面で対
向するよう位置調整する。この重層したウェハースケー
ル集積回路２の両外面で対向する接続端子２−３に、接
続部材１３のそれぞれコンタクト部１３−１を当接して
挟持することにより、それぞれウェハースケール集積回
路２の接続端子２−３間を接続する。
示すように繰り返しパターンにより半導体チップ２−２
をシリコンよりなる絶縁基体２−１の主面に高密度に形
成して、その半導体チッブ２−２のそれぞれと導通した
複数個の接続端子２−３を端縁に設けた２枚のウェハー
スケール集積回路２を、第１図に示すように前記半導体
チップ２−２の形成面を互いに外側にして重層して、接
続しようとするそれぞれの接続端子２−３が両外面で対
向するよう位置調整する。この重層したウェハースケー
ル集積回路２の両外面で対向する接続端子２−３に、接
続部材１３のそれぞれコンタクト部１３−１を当接して
挟持することにより、それぞれウェハースケール集積回
路２の接続端子２−３間を接続する。
そして、接続部ｖｉ’ １３で接続・挟持したウェハー
スケール集積回路２を配線基板１の主面に載置して、そ
の接続部材１３と配線基板１の図示していない配線パタ
ーンとをボンディングワイヤ４で接続することにより、
当該ウェハースケール集積回路２の固定とマルチチップ
接続とができるように構成している。
スケール集積回路２を配線基板１の主面に載置して、そ
の接続部材１３と配線基板１の図示していない配線パタ
ーンとをボンディングワイヤ４で接続することにより、
当該ウェハースケール集積回路２の固定とマルチチップ
接続とができるように構成している。
その結果、ウェハースケール集積回路２を装着する配線
基板１の外形寸法を小さくすることができるとともに、
接続作業が容易となって接合の信頼性を向上することが
できる。
基板１の外形寸法を小さくすることができるとともに、
接続作業が容易となって接合の信頼性を向上することが
できる。
また、第２図（ａ）に示すように重層したウェハースケ
ール集積回路２の接続端子２−３を挟持できるように、
導電性の優れた金属より成形したコンタクト部２３−１
を一方側で対向させて配設し、他方側に他の回路と接続
するコネクタ部２３−３を設けて、中間部に対向する前
記コンタクト部２３−１を導通させる短絡部２３−２を
設けた他の実施例の接続部材２３で、重層したそれぞれ
ウェハースケール集積回路２の接続端子２−３を挟持し
て接続するように構成する。
ール集積回路２の接続端子２−３を挟持できるように、
導電性の優れた金属より成形したコンタクト部２３−１
を一方側で対向させて配設し、他方側に他の回路と接続
するコネクタ部２３−３を設けて、中間部に対向する前
記コンタクト部２３−１を導通させる短絡部２３−２を
設けた他の実施例の接続部材２３で、重層したそれぞれ
ウェハースケール集積回路２の接続端子２−３を挟持し
て接続するように構成する。
或いは、第２図（ｂ）に示すように重層したウェハース
ケール集積回路２の接続端子２−３を挟持できるように
、導電性の優れた金属より成形したコンタクト部３３−
１を一方側で対向させて配設するとともに他方側にコネ
クタ部３３−３を設けて、中間部に対向する前記コンタ
クト部３３−１を保持する絶縁性の連結部３３−２を設
けた接続部材３３と、上記接続部材２３により重層した
それぞれウェハースケール集積回路２の接続端子２−３
を挟持して接続するよ・うに構成したマルチチップ接続
構造においても、ウェハースケール集積回路実装容積削
減の効果が期待できる。
ケール集積回路２の接続端子２−３を挟持できるように
、導電性の優れた金属より成形したコンタクト部３３−
１を一方側で対向させて配設するとともに他方側にコネ
クタ部３３−３を設けて、中間部に対向する前記コンタ
クト部３３−１を保持する絶縁性の連結部３３−２を設
けた接続部材３３と、上記接続部材２３により重層した
それぞれウェハースケール集積回路２の接続端子２−３
を挟持して接続するよ・うに構成したマルチチップ接続
構造においても、ウェハースケール集積回路実装容積削
減の効果が期待できる。
０
〔発明の効果］
以上の説明から明らかなように本発明によれば極めて簡
単な構成で、つエバースケール集積回路を装着する配線
基板の外形寸法を小さくすることができるとともに、接
続作業が容易となって接合の信頼性を向上することがで
きる等の利点があり、著しい経済的及び、信頼性向上の
効果が期待できるマルチチップ接続構造を提供すること
ができる。
単な構成で、つエバースケール集積回路を装着する配線
基板の外形寸法を小さくすることができるとともに、接
続作業が容易となって接合の信頼性を向上することがで
きる等の利点があり、著しい経済的及び、信頼性向上の
効果が期待できるマルチチップ接続構造を提供すること
ができる。
第１図は本発明の一実施例によるマルチチップ接続構造
を示す側断面図、 第２図は接続部材の他の実施例を示す側断面図、第３図
は従来のマルチチップ接続構造を示す側断面図、 第４図はウェハースケール集積回路の一例を示す平面図
である。 図において、 ■は配線基板、 ２はウェハースケール集積回路、 ２−１は絶縁基体、 ２−２は半導体チップ、 ２−３は接続端子、 ４はボンディングワイヤ、 ！、３．２３．３３は接続部材、 １３〜１．２３−Ｌ ３３−１はコンタクト部、１３−
２．２３−２は短絡部、 ３３−２は連結部、 ２３−３．３３−３はコネクタ部、 を示ず。
を示す側断面図、 第２図は接続部材の他の実施例を示す側断面図、第３図
は従来のマルチチップ接続構造を示す側断面図、 第４図はウェハースケール集積回路の一例を示す平面図
である。 図において、 ■は配線基板、 ２はウェハースケール集積回路、 ２−１は絶縁基体、 ２−２は半導体チップ、 ２−３は接続端子、 ４はボンディングワイヤ、 ！、３．２３．３３は接続部材、 １３〜１．２３−Ｌ ３３−１はコンタクト部、１３−
２．２３−２は短絡部、 ３３−２は連結部、 ２３−３．３３−３はコネクタ部、 を示ず。
Claims (3)
- （１）薄い絶縁基体（２−１）の主面側に多数個の各種
半導体チップ（２−２）を高密度に形成するとともに、
当該半導体チップ（２−２）とそれぞれ接続した接続端
子（２−３）を端縁に設けて、該半導体チップ（２−２
）の形成面を互いに外側にして重層するウェハースケー
ル集積回路（２）と、 重層した上記ウェハースケール集積回路（２）の該接続
端子（２−３）を挟持して導通する対向したコンタクト
部（１３−１）を設けるとともに、該コンタクト部（１
３−１）間を接続する短絡部（１３−２）を設けた接続
部材（１３）とから構成したことを特徴とするマルチチ
ップ接続構造。 - （２）重層した上記ウェハースケール集積回路（２）を
、上記接続端子（２−３）を挟持して導通する対向した
コンタクト部（２３−１）を一方側に、他の回路と接続
するコネクタ部（２３−３）を他方側に設けて、中間部
に対向する該コンタクト部（２３−１）間を導通する短
絡部（２３−２）を設けた接続部材（２３）により接続
したことを特徴とする請求項１記載のマルチチップ接続
構造。 - （３）上記ウェハースケール集積回路（２）の該接続端
子（２−３）を挟持して導通する対向したコンタクト部
（３３−１）を一方側に配設するとともに他方側にコネ
クタ部（３３−３）を設けて、中間部に対向する該コン
タクト部（３３−１）を保持する絶縁性の連結部（３３
−２）を設けた接続部材（３３）と、上記接続部材（２
３）とを併用したことを特徴とする請求項１記載のマル
チチップ接続構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2036839A JPH03239355A (ja) | 1990-02-16 | 1990-02-16 | マルチチップ接続構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2036839A JPH03239355A (ja) | 1990-02-16 | 1990-02-16 | マルチチップ接続構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03239355A true JPH03239355A (ja) | 1991-10-24 |
Family
ID=12480922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2036839A Pending JPH03239355A (ja) | 1990-02-16 | 1990-02-16 | マルチチップ接続構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03239355A (ja) |
-
1990
- 1990-02-16 JP JP2036839A patent/JPH03239355A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4763188A (en) | Packaging system for multiple semiconductor devices | |
| US4941033A (en) | Semiconductor integrated circuit device | |
| US5943213A (en) | Three-dimensional electronic module | |
| US5949135A (en) | Module mounted with semiconductor device | |
| JP3925615B2 (ja) | 半導体モジュール | |
| JP2002076057A5 (ja) | ||
| EP0304263A2 (en) | Semiconductor chip assembly | |
| JPH07153903A (ja) | 半導体装置パッケージ | |
| US5561593A (en) | Z-interface-board | |
| TW201733062A (zh) | 具有多列引線框互連的覆晶堆疊 | |
| JPH03102862A (ja) | 半導体装置 | |
| JPH0730059A (ja) | マルチチップモジュール | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JPH0575014A (ja) | 半導体チツプの実装構造 | |
| KR101078744B1 (ko) | 적층 반도체 패키지 | |
| JP4083376B2 (ja) | 半導体モジュール | |
| JPS6110299A (ja) | 集積回路実装構造 | |
| JPH03239355A (ja) | マルチチップ接続構造 | |
| JP2001177049A (ja) | 半導体装置及びｉｃカード | |
| JP3879803B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4459421B2 (ja) | 半導体装置 | |
| CN100562981C (zh) | 半导体芯片及其制造方法以及半导体装置 | |
| KR0151898B1 (ko) | 기판을 이용한 센터 패드형태의 칩이 적용된 멀티칩 패키지 | |
| JP2003133510A (ja) | 積層型半導体装置 | |
| JPH06350025A (ja) | 半導体装置 |