JPH03242748A - 汎用バス制御方式 - Google Patents
汎用バス制御方式Info
- Publication number
- JPH03242748A JPH03242748A JP3840390A JP3840390A JPH03242748A JP H03242748 A JPH03242748 A JP H03242748A JP 3840390 A JP3840390 A JP 3840390A JP 3840390 A JP3840390 A JP 3840390A JP H03242748 A JPH03242748 A JP H03242748A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- general
- control
- queue
- system call
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 64
- 230000008569 process Effects 0.000 claims abstract description 54
- 230000007246 mechanism Effects 0.000 abstract description 19
- 238000012545 processing Methods 0.000 abstract description 12
- 238000012546 transfer Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 241000270666 Testudines Species 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 235000012907 honey Nutrition 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、不特定多数のデバイスが一つの汎用バスに接
続されている汎用バスインタフェースを持つシステムに
かいて、汎用バスを制御する汎用バス制御方式に関する
。
続されている汎用バスインタフェースを持つシステムに
かいて、汎用バスを制御する汎用バス制御方式に関する
。
従来では、汎用バスの制御は、一般に、汎用ノ々ス制御
プロセスが行うか、CPUとは別のI10プロセッサに
よってチャネルテログラムを介して行うかのいずれかで
あった。
プロセスが行うか、CPUとは別のI10プロセッサに
よってチャネルテログラムを介して行うかのいずれかで
あった。
汎用バス制御プロセスで行う方式では、汎用バスの制御
を行うプロセスが常に走行して)す、デバイス制御キ システムコールによってこれを行うのではなく。
を行うプロセスが常に走行して)す、デバイス制御キ システムコールによってこれを行うのではなく。
バス占有不可避処理でデバイスの制御処理を組み立てて
、これをシステムの提供しているプロセス間の通信手段
を使用して上記汎用ノ(ス制御グロセスに通知シ、汎用
バス制御プロセスでは、複数のプロセスから通知される
このようなバス占有不可避処理をスケシー−リングし、
実行するようになっていた。
、これをシステムの提供しているプロセス間の通信手段
を使用して上記汎用ノ(ス制御グロセスに通知シ、汎用
バス制御プロセスでは、複数のプロセスから通知される
このようなバス占有不可避処理をスケシー−リングし、
実行するようになっていた。
またI10プロセッサで行う方式では、デバイスドライ
バは汎用バス上の各デバイス毎に存在し。
バは汎用バス上の各デバイス毎に存在し。
システムコールが発行されると、これをバス占有不可避
処理に分割しこれをチャネルプログラムとして発行する
ことによって、かかるI/l)プロセッサに処理を委託
するようになっていた。
処理に分割しこれをチャネルプログラムとして発行する
ことによって、かかるI/l)プロセッサに処理を委託
するようになっていた。
しかしながら、上述したようなユーザプログラムで制御
する方式では、特定のデバイスドライバであれば一つの
システムコールで実現できたところを、バス占有不可避
処理に分割した回数のシステムコールを発行する必要が
あう、また、一つのシステムコールの発行から完了まで
、少なくとも2回のプロセス間通信を行うため、プロセ
スの切り替えも少なくともそれと同数回行われることに
なり、ターンアラウンドタイムが極めて悪かった。
する方式では、特定のデバイスドライバであれば一つの
システムコールで実現できたところを、バス占有不可避
処理に分割した回数のシステムコールを発行する必要が
あう、また、一つのシステムコールの発行から完了まで
、少なくとも2回のプロセス間通信を行うため、プロセ
スの切り替えも少なくともそれと同数回行われることに
なり、ターンアラウンドタイムが極めて悪かった。
さらに、ユーザプログラムと、汎用バス上のドライバの
インタフェースはシステムコールではなく。
インタフェースはシステムコールではなく。
プロセス間の通信によって行うようになっていたので、
システムコールで提供される特定のデバイスドライバと
は異なったものになるという欠点があった。
システムコールで提供される特定のデバイスドライバと
は異なったものになるという欠点があった。
マタ!カプロセッサで行う方式では、ターンアラウンド
タイムは優れているが、I/l)プロセッサの制御プロ
グラムは、多くの場合ROMに置かれるため、修正した
り、機能追加したりすることが難しく、また、CPUと
は別のプロセッサを必要とするので、バードウ、アの価
格が高価なものになるという欠点があった。
タイムは優れているが、I/l)プロセッサの制御プロ
グラムは、多くの場合ROMに置かれるため、修正した
り、機能追加したりすることが難しく、また、CPUと
は別のプロセッサを必要とするので、バードウ、アの価
格が高価なものになるという欠点があった。
本発明はこのような従来の欠点を改善したもので、その
目的は、汎用バスのインタフェースをもつシステムにか
いて、優れたターンアラウンドタイムチカッ!/′oプ
ロセッサを使用することなく、汎用バスに接続されてい
るデバイスの制御を行うことの可能な汎用バス制御方式
を提供することにある。
目的は、汎用バスのインタフェースをもつシステムにか
いて、優れたターンアラウンドタイムチカッ!/′oプ
ロセッサを使用することなく、汎用バスに接続されてい
るデバイスの制御を行うことの可能な汎用バス制御方式
を提供することにある。
本発明の汎用バス制御方式は、複数のデバイスが接続さ
れる汎用バスをオペレーティングシステムによう制御す
るよう構成され、ユーザプログラムから汎用バス上のデ
バイスに対するシステムコールを一連の上記バス占有不
可避処3Iに分割し、それぞれの処理を実行順にデバイ
ス制御キューにつなぎ、かかる一連の嶋埋が終了するま
でプロセスを休止状態にするデバイス制御命令作成手段
と。
れる汎用バスをオペレーティングシステムによう制御す
るよう構成され、ユーザプログラムから汎用バス上のデ
バイスに対するシステムコールを一連の上記バス占有不
可避処3Iに分割し、それぞれの処理を実行順にデバイ
ス制御キューにつなぎ、かかる一連の嶋埋が終了するま
でプロセスを休止状態にするデバイス制御命令作成手段
と。
汎用バス上の全てのデバイスのデバイス制御キ。
−を調べ、実行可、能な処理がキューの先1lIKあれ
ばデバイス制御キューから取り出して実行し、実行した
バス占有不可避処理がシステムコールを分割して作成し
た一連のバス占有不可避処理の最後のものであったとき
にはシステムコールを呼び出したプロセスを走行可能状
態にする汎用バス制御手段とを有している。
ばデバイス制御キューから取り出して実行し、実行した
バス占有不可避処理がシステムコールを分割して作成し
た一連のバス占有不可避処理の最後のものであったとき
にはシステムコールを呼び出したプロセスを走行可能状
態にする汎用バス制御手段とを有している。
デ・(イス制御命令作成手段では、ユーザプログラムか
ら汎用バス上のデバイスに対するシステムコールを一連
のバス占有不可避処理に分割し、それぞれの処理を実行
順にデバイス制御キューにりなぐ、しかる後、汎用バス
制御手段が割り込み等によって駆動されると、汎用バス
制御手段は、汎用バス上の全てのデバイスのデバイス制
御キューを調べ、実行可能な処理がキューの先願にある
と。
ら汎用バス上のデバイスに対するシステムコールを一連
のバス占有不可避処理に分割し、それぞれの処理を実行
順にデバイス制御キューにりなぐ、しかる後、汎用バス
制御手段が割り込み等によって駆動されると、汎用バス
制御手段は、汎用バス上の全てのデバイスのデバイス制
御キューを調べ、実行可能な処理がキューの先願にある
と。
それをデバイス制御キューから取9出して実行し。
実行したバス占有不可避処理水システムコールを分割し
て作成した一連のバス占有不可避処理の最後のものであ
るときには、システムコールを呼び出したプロセスを走
行可能状態にするというように汎用バスを制御する。
て作成した一連のバス占有不可避処理の最後のものであ
るときには、システムコールを呼び出したプロセスを走
行可能状態にするというように汎用バスを制御する。
次に1本発明について図面を用いて説明する。
第1図は本発明の一実施例の構成図である0本発明a汎
用−+スをオペレーティングシステム17で制御するよ
う構成されている。すなわち、ユーザプログラムlid
、システムコールニヨって。
用−+スをオペレーティングシステム17で制御するよ
う構成されている。すなわち、ユーザプログラムlid
、システムコールニヨって。
オペレーティングシステム17の機能を使用することが
できるようになっている。このインタフェースは、特定
のデバイスの専用のデノ(イスドライバのものと同じ形
式をしてかり、オペレーテイングシステム17のデバイ
ス制御命令作成機構12テハ、システムコールを実行す
るために、バス占有不可避命令に分割しエンキュー機構
13を使用して、各デバイス制御キュー14につなぐよ
うになっている。また汎用バス制御機構16#i、デキ
ュー機構15を用いてデバイス制御*、、−14からバ
ス占有不可避処理を取りだし、バス制御部18に対して
命令を発行するようになっている。
できるようになっている。このインタフェースは、特定
のデバイスの専用のデノ(イスドライバのものと同じ形
式をしてかり、オペレーテイングシステム17のデバイ
ス制御命令作成機構12テハ、システムコールを実行す
るために、バス占有不可避命令に分割しエンキュー機構
13を使用して、各デバイス制御キュー14につなぐよ
うになっている。また汎用バス制御機構16#i、デキ
ュー機構15を用いてデバイス制御*、、−14からバ
ス占有不可避処理を取りだし、バス制御部18に対して
命令を発行するようになっている。
上記バス占有不可避処理の分割について、第2図、第3
図を用いて具体的に説明する。なシ第2図はシステムの
ハードウェア構成図であり、第3図は/(スのタイミン
グチャートである。
図を用いて具体的に説明する。なシ第2図はシステムの
ハードウェア構成図であり、第3図は/(スのタイミン
グチャートである。
第2図にかいて、システム23ば、汎用バス24のイン
タフェースポートを持っている。汎用バス制御部22は
、汎用バス24を制御するためにバスの信号線を制御し
、必要ならばCPU 21に対して割り込みを通知する
程度の機能はもっていルカ、I10コントローラとして
チャネルプログラムを実行するまでの機能はない。さら
に本実施例では特に、メモリとバスとの転送処理をCP
U 21で行う場合を想定する。従って、汎用バス制御
部22からの割り込みは5汎用バス24上に接続されて
いるデバイス25.26からの転送要求の起こったとき
のみ発生する。なシ2つのデバイス25.26は共にデ
ィスクデバイスであるとする。
タフェースポートを持っている。汎用バス制御部22は
、汎用バス24を制御するためにバスの信号線を制御し
、必要ならばCPU 21に対して割り込みを通知する
程度の機能はもっていルカ、I10コントローラとして
チャネルプログラムを実行するまでの機能はない。さら
に本実施例では特に、メモリとバスとの転送処理をCP
U 21で行う場合を想定する。従って、汎用バス制御
部22からの割り込みは5汎用バス24上に接続されて
いるデバイス25.26からの転送要求の起こったとき
のみ発生する。なシ2つのデバイス25.26は共にデ
ィスクデバイスであるとする。
また#I3図を参照すると、システム23ば、汎用バス
24上の1つのデバイス25に命令を発行するために、
フエーX”31(バスアービトレーシ冒/7エーX’)
にかいてバスの占有権を獲得する。
24上の1つのデバイス25に命令を発行するために、
フエーX”31(バスアービトレーシ冒/7エーX’)
にかいてバスの占有権を獲得する。
次に、フエ−f32(リード命令転送フェーt)にシい
て、システム23からデバイス25に読み込みコマンド
を発行し、終了すると次のフエーt33(バスリリース
フェーズ)でバスz<を解放する。デバイス25では、
必要な作業を行い、7エーズ37にかいて、今度は逆に
デバイス25がバス24を確保する。その間に他方のデ
バイス26に対して、同様に読み込みコマンドの発行が
できるものがあればこれを行う(フェーズ34゜35.
36)。このように、バスを解放した後、別のデバイス
の処理を行っても、前のデバイスの処理に一切の影響を
与えない最小の単位をバス占有不可避I&壇という。バ
スはバス占有不可避処理を単位に、時分割で使用される
。
て、システム23からデバイス25に読み込みコマンド
を発行し、終了すると次のフエーt33(バスリリース
フェーズ)でバスz<を解放する。デバイス25では、
必要な作業を行い、7エーズ37にかいて、今度は逆に
デバイス25がバス24を確保する。その間に他方のデ
バイス26に対して、同様に読み込みコマンドの発行が
できるものがあればこれを行う(フェーズ34゜35.
36)。このように、バスを解放した後、別のデバイス
の処理を行っても、前のデバイスの処理に一切の影響を
与えない最小の単位をバス占有不可避I&壇という。バ
スはバス占有不可避処理を単位に、時分割で使用される
。
デバイス25がバス24の占有権を得たらば、デバイス
25からシステム23に対してデータを転送する(フエ
ーt38)。この転送が終わったら、バス24を解放す
る(フェーX39)。再度デバイス25が−(ス24を
確保しくフェーズ3a)。
25からシステム23に対してデータを転送する(フエ
ーt38)。この転送が終わったら、バス24を解放す
る(フェーX39)。再度デバイス25が−(ス24を
確保しくフェーズ3a)。
終了ステータスを転送する(フエ−e3b)。これを終
了すれば、バス24を解放する(フェーズ3c)。
了すれば、バス24を解放する(フェーズ3c)。
次に、デバイス制御キュー14について第4図を用いて
具体的に説明する。第4図はデバイス25またはデバイ
ス26のいずれか一方に対応した1つのデバイス制御キ
ュー14の拡大図である。
具体的に説明する。第4図はデバイス25またはデバイ
ス26のいずれか一方に対応した1つのデバイス制御キ
ュー14の拡大図である。
いま仮にデバイス25に対応したものであるとする。読
み込みのシステムコールは上記のように、コマンドの送
出、データ受信、ステータスの受信の3つのバス占有不
可避処理に分割される。これらを簡単のため、以下の説
明では、リクエストと呼び、これを表現するメモリイメ
ージをリクエストブロックと呼ぶ。各々のリクエストは
、リクエストポインタ41.45.49.命令42.4
6゜4&、データ領域ポインタ43.47.4&%ター
ミネータ44.48.4eの4つの工/トリを持つ。リ
クエストポインタ45.49は、デバイス制御キュー1
4の次のリクエストのポインタである。最後のリクエス
トポインタ41にはM几りが入っている。命令42.4
6.4mには送出処理か、受信処理かの識別子が入って
いる。データ領域ポインタには、送出処理の場合、すな
わち読み込み/書き出しコマンドコードの送出の場合は
送出するコマンドコードの格納領域のアドレスが人って
かり、受信処理の場合、すなわちデータの受信、ステー
タスの受信処理の場合はそれぞれデータ領域、ステータ
ス領域のアドレスが入っている。デバイス制御キュー1
4はデバイス毎に存在し、その先頭は、デバイスキュー
ヘッダ4dK$インドされる。これらは、バス制御部1
8に発行する順にデバイス制御キュー14に接続され、
実行するときに、取り外される。ターミネータ44゜4
8.4cば、この処理がシステムコールの最後の処理で
あるか否かを示している。
み込みのシステムコールは上記のように、コマンドの送
出、データ受信、ステータスの受信の3つのバス占有不
可避処理に分割される。これらを簡単のため、以下の説
明では、リクエストと呼び、これを表現するメモリイメ
ージをリクエストブロックと呼ぶ。各々のリクエストは
、リクエストポインタ41.45.49.命令42.4
6゜4&、データ領域ポインタ43.47.4&%ター
ミネータ44.48.4eの4つの工/トリを持つ。リ
クエストポインタ45.49は、デバイス制御キュー1
4の次のリクエストのポインタである。最後のリクエス
トポインタ41にはM几りが入っている。命令42.4
6.4mには送出処理か、受信処理かの識別子が入って
いる。データ領域ポインタには、送出処理の場合、すな
わち読み込み/書き出しコマンドコードの送出の場合は
送出するコマンドコードの格納領域のアドレスが人って
かり、受信処理の場合、すなわちデータの受信、ステー
タスの受信処理の場合はそれぞれデータ領域、ステータ
ス領域のアドレスが入っている。デバイス制御キュー1
4はデバイス毎に存在し、その先頭は、デバイスキュー
ヘッダ4dK$インドされる。これらは、バス制御部1
8に発行する順にデバイス制御キュー14に接続され、
実行するときに、取り外される。ターミネータ44゜4
8.4cば、この処理がシステムコールの最後の処理で
あるか否かを示している。
再び第1図に戻ると、汎用バス制御機構16は、汎用バ
ス制御部18からの割り込みで起動される。
ス制御部18からの割り込みで起動される。
割少込みを受けると、バス24上に接続されている全て
のデバイス25,26のデバイス制御キュー14を調べ
て、実行可能なリクエストがあれば、これを実行する。
のデバイス25,26のデバイス制御キュー14を調べ
て、実行可能なリクエストがあれば、これを実行する。
次に実行したリクエストがどのデバイスに対するもので
あるかを調べ、その命令が、システムコールを細分化し
たバス占有不可避命令の最後のものであったときは、シ
ステムコールの完了待ちで休止状態となっているプロセ
スを走行可能状態にする。第4図のキューの最初のリク
エストが実行された後、45.46.47.48のエン
トリからなるリクエストは、デバイス25によるデータ
転送待ちであるため、これは実行可能処理ではない。既
に述べたように、デノ(イス26に第4図で示すものと
同様なキューがあれば、最初のコマンド送出リクエスト
を実行する。こうして処理を終わる。汎用バス制御機構
18は1割す込みから駆動されるため、デバイス制御キ
ュー14が完全になくなった場合、この状態のときには
エノキューするプロセスが汎用バス制御機構16を呼び
出す、なkこの様子は1図示していない。
あるかを調べ、その命令が、システムコールを細分化し
たバス占有不可避命令の最後のものであったときは、シ
ステムコールの完了待ちで休止状態となっているプロセ
スを走行可能状態にする。第4図のキューの最初のリク
エストが実行された後、45.46.47.48のエン
トリからなるリクエストは、デバイス25によるデータ
転送待ちであるため、これは実行可能処理ではない。既
に述べたように、デノ(イス26に第4図で示すものと
同様なキューがあれば、最初のコマンド送出リクエスト
を実行する。こうして処理を終わる。汎用バス制御機構
18は1割す込みから駆動されるため、デバイス制御キ
ュー14が完全になくなった場合、この状態のときには
エノキューするプロセスが汎用バス制御機構16を呼び
出す、なkこの様子は1図示していない。
第5図はデバイス制御命令作成機構12の動作を示すフ
ローチャートである。デバイス制御命令作成機構12ば
、システムコールが発行されると、リクエストブロック
を作成するのに必要なメモリを確保して(ステップS1
)、デバイス制御キュー14につなぐ。
ローチャートである。デバイス制御命令作成機構12ば
、システムコールが発行されると、リクエストブロック
を作成するのに必要なメモリを確保して(ステップS1
)、デバイス制御キュー14につなぐ。
リクエストブロックは、バス占有不可避処理毎に必ず一
つ必要であるが、これに伴うコマンドコードブロック、
データ格納ブロックやステータス格納ブロックは必要に
応じて確保する(ステップS2.S3)。一つのリクエ
ストブロックの大きさや、一つのシステムコールから分
解されるリクエストの数は全く各デバイス固有のもので
あるので、各デバイス25.26毎に存在するデバイス
制御命令作成機構12でこれO作成手順を決めてシ〈こ
とができる。
つ必要であるが、これに伴うコマンドコードブロック、
データ格納ブロックやステータス格納ブロックは必要に
応じて確保する(ステップS2.S3)。一つのリクエ
ストブロックの大きさや、一つのシステムコールから分
解されるリクエストの数は全く各デバイス固有のもので
あるので、各デバイス25.26毎に存在するデバイス
制御命令作成機構12でこれO作成手順を決めてシ〈こ
とができる。
各リクエストブロックを作成した後に、これらをデバイ
ス制御キュー14に接続する(ステップ84.85,8
6)。
ス制御キュー14に接続する(ステップ84.85,8
6)。
先ず、最初のリクエストブロック49,4亀。
4b、4eのデータ領域ポインタ4bのポイントする領
域4gには、デバイス25の開始シリンダ。
域4gには、デバイス25の開始シリンダ。
トラック、セクタ情報とデータサイt、データ転送の方
向を示すコマンドコードを格納する0次のリクエストブ
ロック45.46,47.48のデータ領域ポインタ4
7にはユーザプログラムのデータ領域4fへのポインタ
を格納する。データ領域ハニーザブログラムから与えら
れるため、ココで確保する必要はない。さらに3番目の
リクエストブロック41,42,43.44には、デバ
イスからの終了情報を格納するためのステータス格納域
4・へのポインタが入)、ここにはデバイス25が転送
途中で障害を検出し、最後まで転送できなかった等の詳
細情報が格納される。
向を示すコマンドコードを格納する0次のリクエストブ
ロック45.46,47.48のデータ領域ポインタ4
7にはユーザプログラムのデータ領域4fへのポインタ
を格納する。データ領域ハニーザブログラムから与えら
れるため、ココで確保する必要はない。さらに3番目の
リクエストブロック41,42,43.44には、デバ
イスからの終了情報を格納するためのステータス格納域
4・へのポインタが入)、ここにはデバイス25が転送
途中で障害を検出し、最後まで転送できなかった等の詳
細情報が格納される。
こうして、システムコールを発行したプロセスはここで
、走行状態を放棄し、休止状態へ変移する(ステップ8
7)。休止状態と慶ったプロセスは、一連のリクエスト
o完了待ちとなる。完了すると、正常/異常のいずれの
場合でも再びこの箇所から実行を再開し、ユーザプログ
ラムにリターンし、必要な情報を渡す。
、走行状態を放棄し、休止状態へ変移する(ステップ8
7)。休止状態と慶ったプロセスは、一連のリクエスト
o完了待ちとなる。完了すると、正常/異常のいずれの
場合でも再びこの箇所から実行を再開し、ユーザプログ
ラムにリターンし、必要な情報を渡す。
第6図は汎用バス制御機構16の動作を示すフローチャ
ートである。汎用バス制御機構16は通常、汎用バス制
御部18から起動される。受信処理の開始契機を示す割
り込みがあったときは、受信処理を行い(ステップ81
1)、デキュー機構15を使用し、これをデキ一する(
ステップ512)。そしてこれがデバイスの命令が一連
のシステムコールの割り込みの最後のものであったとき
は(ステップ813 )、それを発行したプロセスを走
行可能状態にする(ステップ514)。次に全てのデバ
イスを調べ(ステップ815 )、デバイス制御キュー
の先頭に送出処理があれば(ステップ816)、これを
実行してデキュースル(ステップ517)。そしてデバ
イスの命令が一連のシステムコールの割す込みの最後の
ものであったときは、それを発行したプロセスを走行可
能状1IIIKする。
ートである。汎用バス制御機構16は通常、汎用バス制
御部18から起動される。受信処理の開始契機を示す割
り込みがあったときは、受信処理を行い(ステップ81
1)、デキュー機構15を使用し、これをデキ一する(
ステップ512)。そしてこれがデバイスの命令が一連
のシステムコールの割り込みの最後のものであったとき
は(ステップ813 )、それを発行したプロセスを走
行可能状態にする(ステップ514)。次に全てのデバ
イスを調べ(ステップ815 )、デバイス制御キュー
の先頭に送出処理があれば(ステップ816)、これを
実行してデキュースル(ステップ517)。そしてデバ
イスの命令が一連のシステムコールの割す込みの最後の
ものであったときは、それを発行したプロセスを走行可
能状1IIIKする。
以上説明したように、本発明によれば、オペレーティン
グシステムの機能を利用して汎用バスを制御するように
なっているので、ユーザプログラムに対して優れたター
ンアラウンドタイムで、かつ!カプロセッサを使用する
ことなく、汎用バスに接続されるデバイスの制御を行な
うことができるという効果がある。
グシステムの機能を利用して汎用バスを制御するように
なっているので、ユーザプログラムに対して優れたター
ンアラウンドタイムで、かつ!カプロセッサを使用する
ことなく、汎用バスに接続されるデバイスの制御を行な
うことができるという効果がある。
第1図は本発明の一実施例の構成図、第2図はシステム
のハードウェア構成図、第3図はバスのタイミングチャ
ート、第4図はデバイス制御キューを示す図、第5図は
デバイス制御命令作成機構の動作を示すフローチャート
、第6図は汎用バス制御機構の動作を示すフローチャー
トである。 図にかいて、11・・・ユーザプログラム、12・・・
デバイス制御命令作成機構、13・・・エンキュー機構
、14−・・デバイス制御キュー15・・・デキーー機
構、16・・・汎用バス制御機構、17・・・オペレー
ティングシステム、18・・・汎用バス制御部、21・
・・CPU、22・・・汎用バス制御部、23・・・シ
ステム。 24・・・汎用ハス、25.26・・・デバイス。
のハードウェア構成図、第3図はバスのタイミングチャ
ート、第4図はデバイス制御キューを示す図、第5図は
デバイス制御命令作成機構の動作を示すフローチャート
、第6図は汎用バス制御機構の動作を示すフローチャー
トである。 図にかいて、11・・・ユーザプログラム、12・・・
デバイス制御命令作成機構、13・・・エンキュー機構
、14−・・デバイス制御キュー15・・・デキーー機
構、16・・・汎用バス制御機構、17・・・オペレー
ティングシステム、18・・・汎用バス制御部、21・
・・CPU、22・・・汎用バス制御部、23・・・シ
ステム。 24・・・汎用ハス、25.26・・・デバイス。
Claims (1)
- 複数のデバイスが接続される汎用バスをオペレーティン
グシステムにより制御するよう構成され、ユーザプログ
ラムから汎用バス上のデバイスに対するシステムコール
を一連のバス占有不可避処理に分割し、それぞれの処理
を実行順にデバイス制御キューにつなぎ、かかる一連の
処理が終了するまでプロセスを休止状態にするデバイス
制御命令作成手段と、汎用バス上の全てのデバイスのデ
バイス制御キューを調べ、実行可能な処理がキューの先
頭にあればデバイス制御キューから取り出して実行し、
実行したバス占有不可避処理がシステムコールを分割し
て作成した一連のバス占有不可避処理の最後のものであ
つたときにはシステムコールを呼び出したプロセスを走
行可能状態にする汎用バス制御手段とを有していること
を特徴とする汎用バス制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3840390A JPH03242748A (ja) | 1990-02-21 | 1990-02-21 | 汎用バス制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3840390A JPH03242748A (ja) | 1990-02-21 | 1990-02-21 | 汎用バス制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03242748A true JPH03242748A (ja) | 1991-10-29 |
Family
ID=12524331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3840390A Pending JPH03242748A (ja) | 1990-02-21 | 1990-02-21 | 汎用バス制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03242748A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014199484A (ja) * | 2013-03-29 | 2014-10-23 | 日本電産サンキョー株式会社 | 情報処理システム及び情報処理方法 |
-
1990
- 1990-02-21 JP JP3840390A patent/JPH03242748A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014199484A (ja) * | 2013-03-29 | 2014-10-23 | 日本電産サンキョー株式会社 | 情報処理システム及び情報処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3970609B2 (ja) | プロセッサシステム | |
| JPS5911921B2 (ja) | 数値制御装置 | |
| JP2877095B2 (ja) | マルチプロセッサシステム | |
| JP2723847B2 (ja) | マイクロプロセッサ | |
| JPH01214939A (ja) | シングルチップマイクロコンピュータ | |
| JP2585905B2 (ja) | マルチタスク実行装置 | |
| JPS6314241A (ja) | メモリ拡張方式 | |
| JP2972557B2 (ja) | データ転送制御装置および制御方法 | |
| JPS6314242A (ja) | メモリ拡張方式 | |
| EP1593040A1 (en) | Asynchronous communications technique | |
| JPH06250965A (ja) | 入出力制御装置 | |
| JP2847863B2 (ja) | マイクロプロセッサ割込み制御方式 | |
| JPH0683640A (ja) | 割込応答処理方式 | |
| JPS6218073B2 (ja) | ||
| JP2002196938A (ja) | 例外処理フロー用の装置及びその処理実行方法 | |
| JP2856709B2 (ja) | バス間結合システム | |
| JPH11184712A (ja) | 情報処理装置 | |
| JPH03182945A (ja) | 主記憶内データ転送方式 | |
| JPH0247751A (ja) | チャネル制御方式 | |
| JPS6349935A (ja) | 中央制御装置 | |
| JP2005316700A (ja) | データ転送方法および装置 | |
| JPH0424733B2 (ja) | ||
| JPH0381854A (ja) | メモリアクセス方式 | |
| JPH103463A (ja) | プロセッサ間通信方法 | |
| JPH02136949A (ja) | 入出力制御装置 |