JPS6218073B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は即時復帰型入出力ドライバ、特に入出
力要求に対して、入出力の完了を待たずに一般の
システム処理と並行して入出力処理を実行する即
時復帰型の入出力ドライバであつて、入出力を処
理するモジユールを簡明に構成できるようにした
比較的小規模のデータ処理システムにおける即時
復帰型入出力ドライバに関するものである。

データ処理システムにおいて、入出力の制御は
最も重要な核となるものである。一般に、中型、
大型のコンピユータでは、オペレーテイング・シ
ステムの入出力制御部（IOCS）が、総括的に入
出力の制御を行うが、マイクロ・コンピユータや
ミニ．コンピユータの小型システムにおいては、
いわゆる入出力ドライバと呼ばれる制御ルーチン
が、設置される入出力装置のデバイス・タイプ毎
に設けられ、個別に入出力の制御を行うようにさ
れている。

入出力ドライバには、入出力装置を起動した場
合に、その入出力動作の完了を入出力ドライバの
中で待ち合わせるウエイト型のものと、入出力動
作の完了を待たずに直ちに入出力要求元へ制御を
戻す即時復帰型のものとがある。上記ウエイト型
のものは、処理が簡明であるという利点はある
が、入出力要求元は現在処理中の入出力に無関係
に処理できるものがあつても、必ず入出力の完了
後でなければ次の処理に移ることができないとい
う欠点がある。

これに対して、即時復帰型のものには、上記欠
点はなく、入出力処理と並行して、他の処理を実
行することができる。しかし、その分だけ制御が
複雑化することになる。

従来の即時復帰型入出力ドライバにおけるモジ
ユール構成は、多段の階層構造をもつようにされ
ているものが少なくはなかつたが、各モジユール
間における制御の移行は、サブ・ルーチン的な呼
び出し関係によつて行われ、復帰アドレスをスタ
ツク・エリアにスタツクして、制御を移行し、処
理終了後にスタツク・エリアから復帰アドレスを
取り出して、呼び出し元へ戻るようにされてい
た。

そのため、従来方式によれば、実際には不必要
な制御の移行が行われて、処理が遅くなるととも
に、特に入出力要求の内容を解析してコマンドを
出力する部分と、割込み処理を行う部分の関係が
複雑となり、前者のメインの処理部分を一本の処
理の流れとして捉えることができるような構造を
持つようにすることはできなかつた。従つて、柔
軟性、拡張性にも乏しく、またデバツグも困難で
あつた。

本発明は上記問題点の解決を図り、入出力の制
御を高速化できるようにするとともに、入出力を
処理するモジユールを簡明に構成できるようにす
ることを目的としている。そのため、本発明の即
時復帰型入出力ドライバは、全体のモジユール
を、入出力処理の主たる制御を行う入出力メイン
処理部と、コマンド出力部と、割込み制御部とに
モジユール分割し、各モジユール間の制御移行に
用いられる専用の復帰アドレスの退避メモリを個
別に設けて、制御の移行を所定の退避メモリに格
納されたアドレスを用いて行うようにしたもので
ある。以下図面を参照しつつ、実施例に従つて説
明する。

第１図は本発明の一実施例構成、第２図は第１
図図示実施例の制御説明図、第３図は第１図図示
実施例の動作タイムチヤート、第４図は本発明の
他の実施例の制御説明図を示す。

図中、１はシステム処理部であつて、入出力を
行いつつデータ処理を行うもの、２はシステム処
理部１からの入出力要求を処理する入出力ドライ
バ、３は例えばフロツピイ・デイスクやプリンタ
等の入出力装置（入出力コントローラを含む）、
４は入出力処理の主たる制御を行う入出力メイン
処理部、５は入出力装置３に対してコマンドを出
力するコマンド出力部、６は入出力装置３からの
割込みを処理する割込み制御部、７はシステム処
理部１への復帰アドレスが退避される第１セーブ
メモリ、８は入出力メイン処理部４への復帰アド
レスが退避される第２セーブメモリを表わす。ま
た、X1，Y1，X2，Y2は制御移行のための処理命
令であつて、それぞれ次のような処理を実行する
ものである。

X1：第１セーブメモリ７にシステム処理部１へ
の復帰アドレスを退避する。

Y1：第１セーブメモリ７に退避された復帰アド
レスに復帰する処理を実行する。

X2：第２セーブメモリ８に入出力メイン処理部
４への復帰アドレスを退避する。

Y2：第２セーブメモリ８に退避された復帰アド
レスに復帰する処理を実行する。

システム処理部１は、例えば、マルチ・タスク
による処理が可能で、１つのタスクが入出力動作
を行つているときに、他のタスクが中央演算装置
の実行制御権を得ることができるようになつてい
る。また、シングル・タスクの場合であつても、
自分が要求した入出力要求の入出力動作の完了を
待たずに、他の処理を続行できるようになつてい
る。この場合、入出力動作の完了は、例えば図示
省略した終了表示部のフラグによつて認知するこ
とができるようになつている。システム処理部１
は入出力要求がある場合には、その要求内容をメ
モリに予め定められたフオーマツトで設定し、入
出力ドライバ２の入出力メイン処理部４を起動す
る。

入出力メイン処理部４は割込み禁止状態で動作
し、最初に処理命令X1によつて、システム処理
部１への復帰アドレスを第１セーブメモリ７に退
避する。通常、入出力要求命令の次の命令アドレ
スが復帰アドレスとなる。次に、必要な初期設定
を行つたうえで、入出力要求内容を解析し、コマ
ンド毎にコマンド出力部５を呼び出す。入出力の
ための処理には、例えばプリンタへのライト・コ
マンドのように単一のコマンドで済むものや、フ
ロツピイ・デイスクのようにシーク・コマンドお
よびリード／ライト・コマンド等の組み合わせに
よる複数のコマンドを必要とするものがある。以
下の説明では、特に複数のコマンドを必要とする
場合について述べるが、単一コマンドの場合につ
いても同様である。コマンド出力部５に制御を渡
しても、コマンド出力部５から直接入出力メイン
処理部４へ制御が戻ることはない。入出力メイン
処理部４への制御は、割込み制御部６から戻る。
最終コマンド発行後の割込み処理を終了して入出
力動作完了後に、処理命令Y1によつて、システ
ム処理部１へ復帰する。この復帰アドレスは、第
１セーブメモリ７から取り出されるが、後述する
如く、入出力要求箇所のアドレスではなく、割込
み発生箇所のアドレスである。システム処理部１
へ復帰するときに、割込み禁止状態は解除され
る。

コマンド出力部５は、処理命令X2によつて、
コマンド出力部５を呼び出した入出力メイン処理
部４のアドレスの次のアドレスを復帰アドレスと
して、第２セーブメモリ８へ退避する。次に指定
されたコマンドを出力する。ここで、コマンドを
出力するとは、入出力装置３のコントロール・レ
ジスタに入出力の動作指示情報を書き込むことを
意味する。コマンド出力後に、処理命令Y1によ
つて、第１セーブメモリ７に格納された復帰アド
レスに割込み禁止状態を解除して復帰する。入出
力の完了を待たないので、即時復帰となる。

入出力装置３からの割込み要求によつて、割込
みが発生すると、割込み制御部６が動作する。割
込み制御部６は、処理命令X1によつて、まず復
帰アドレスを第１セーブメモリ７に退避し、例え
ばステータス・レジスタ（図示省略）等の入出力
装置３からの情報をメモリにセツトして、処理命
令Y2によつて、第２セーブメモリ８に退避され
ている復帰アドレスに復帰する。この復帰アドレ
スは、入出力メイン処理部４がコマンド出力部５
を呼び出した箇所の次のアドレスである。入出力
メイン処理部４は、次のコマンドの処理を行い、
同様に処理を繰り返す。最終的には入出力終了処
理を実行して、システム処理部１の入出力要求元
へ、例えば所定の入出力終了表示フラグをオンに
することによつて入出力完了を通知し、割込み発
生箇所に復帰する。

第１図図示実施例の制御の流れは、例えば第２
図図示の如くになる。

第２図イは、入出力要求による最初の入出力装
置起動時の制御の動きを示している。システム処
理部１が、図示１Ｓの箇所で、入出力要求を出
し、入出力メイン処理部４を起動すると、入出力
メイン処理部４は先頭で復帰アドレス１Ｓを第１
セーブメモリ７に退避する。次に図示１Ａの箇所
で、例えばシーク・コマンドを出力するために、
コマンド出力部５を呼び出すと、コマンド出力部
５は復帰アドレス１Ａを第２セーブメモリ８に退
避し、シーク・コマンドを出力して、入出力装置
３を起動する。コマンドを出力したならば、第１
セーブメモリ７に格納されている復帰アドレス１
Ｓに復帰する。

第２図ロは、例えばシーク動作の終了による入
出力装置３からの割込み時の制御の動きを示して
いる。システム処理部１の図示２Ｓの箇所で割込
みが発生したとすると、割込み制御部６は、第１
セーブメモリ７に復帰アドレス２Ｓを退避する。
割込み処理後に、処理命令Y2によつて、第２セ
ーブメモリ８に格納されている復帰アドレス１Ａ
に復帰するので、制御が入出力メイン処理部４の
図示１Ａの箇所に移行する。入出力メイン処理部
４は、例えば次のリード・コマンドを処理するた
めに、コマンド出力部５を図示２Ａの箇所で呼び
出すと、コマンド出力部５は、第２セーブメモリ
８に復帰アドレス２Ａを退避して、入出力装置３
にリード・コマンドを出力する。出力したなら
ば、処理命令Y1によつて割込み発生箇所の復帰
アドレス２Ｓに復帰する。

第２図ハは、最終コマンド発行後の割込み時ま
たは異常終了割込み時の制御の動きを示してい
る。システム処理部１の図示３Ｓの箇所で割込み
が発生して、入出力メイン処理部４の復帰アドレ
ス２Ａに復帰するまでの制御の動きは、第２図ロ
図示の場合と同様である。入出力メイン処理部４
は、最後に入出力終了処理または異常終了処理を
して、処理命令Y1によつて、復帰アドレス３Ｓ
に制御を戻す。

第２図に図示した制御の動きを、時間との関係
のもとに図示すると第３図の如くになる。即時復
帰型であるので、システム処理部１の１Ｓから２
Ｓまでの処理と入出力装置３のシーク動作とが、
同時に並行して行われることになる。また、２Ｓ
から３Ｓまでの処理とリード動作とが同時に行わ
れている。特に注目すべきことは、入出力メイン
処理部４についてだけ着目した処理の流れを見る
と、最初の処理命令X1から１Ａの箇所、１Ａか
ら２Ａまで、２Ａから最後の処理命令Y1まで
と、処理が一本化されてシーケンシヤルな処理構
造になつていることである。従つて、簡明な構造
を持つ入出力ドライバを実現することができ、処
理が速くなるだけでなく、スタテイツクな命令数
も減少でき、作成、デバツグ、保守も容易とな
る。

入出力メイン処理部４をさらに階層化すること
もできる。第４図は、入出力メイン処理部４を
Main―ＡとMain―Ｂとに多重階層化した場合の
制御の動きを示している。特に、Main―Ａと
Main―Ｂとのインタフエース用に第３のセーブ
メモリ９が設けられ、Main―Ａへの復帰アドレ
スを第３セーブメモリ９に退避する処理命令X3
と、第３セーブメモリ９に退避された復帰アドレ
スに復帰する処理命令Y3とが用意される。第４
図イは、最初の入出力装置を起動するときの動
き、第４図ロは、入出力割込みが発生して、
Main―Ｂまで制御が戻るときの動き、第４図ハ
はMain―Ａまで制御が戻るときの動き、第４図
ニは、入出力処理が終了するときの動きを示して
いる。本質的には、第２図に図示した制御の動き
と同様である。この場合も、Main―Ａは処理命
令X1から１Ａ，１Ａから２Ａ，２Ａから処理命
令Y1とシーケンシヤルな動きをし、またMain―
Ｂについても、処理命令X3から１Ｂ，１Ｂから
２Ｂ，２Ｂから処理命令Y3、さらに処理命令X3
から１B′，１B′から処理命令Y3とシーケンシヤ
ルな動きをしている。すなわち、Main―Ａおよ
びMain―Ｂのそれぞれについて、シーケンシヤ
ルな処理構造となつている。さらに多重化する場
合には、同様にセーブメモリを増せばよい。

なお、本発明の即時復帰型のものを、従来のウ
エイト型のものと併用して、システム処理部がど
ちらかを任意に選択できるようにしてもよいこと
は言うまでもない。

以上説明した如く、本発明によれば、入出力を
処理するモジユールを簡明に構成することがで
き、処理に必要なメモリ量の節減および処理の高
速化が可能となる。特に、例えばシングル・ユー
ザのマルチ・タスク処理をサポートするような小
型データ処理システムに適している。

【図面の簡単な説明】

第１図は本発明の一実施例構成、第２図は第１
図図示実施例の制御説明図、第３図は第１図図示
実施例の動作タイムチヤート、第４図は本発明の
他の実施例の制御説明図を示す。 図中、１はシステム処理部、２は入出力ドライ
バ、３は入出力装置、４は入出力メイン処理部、
５はコマンド出力部、６は割込み制御部、７は第
１セーブメモリ、８は第２セーブメモリを表わ
す。

Claims (1)

【特許請求の範囲】
1. １ システム処理部からの入出力要求に対し、コ
   マンドを出力することによつて入出力装置を起動
   し、入出力処理を実行する入出力ドライバにおい
   て、上記入出力要求に対する初期設定、各出力コ
   マンドの選択および入出力終了処理を順次処理す
   る入出力メイン処理部と、該入出力メイン処理部
   によつて起動され入出力装置に対してコマンドを
   出力するコマンド出力部と、上記入出力装置から
   の割込みによつて起動され割込み処理を行うとと
   もに上記入出力メイン処理部に割込みを通知する
   割込み制御部と、上記システム処理部への復帰ア
   ドレスが退避される第１のセーブメモリと、上記
   入出力メイン処理部への復帰アドレスが退避され
   る第２のセーブメモリとを少なくともそなえ、上
   記コマンド出力部はコマンドの出力処理後に上記
   第１のセーブメモリに格納されているアドレスに
   復帰し、上記割込み制御部は割込み処理後に上記
   第２のセーブメモリに格納されているアドレスに
   復帰し、上記入出力メイン処理部は入出力終了処
   理後に上記第１のセーブメモリに格納されている
   アドレスに復帰するよう構成されていることを特
   徴とする即時復帰型入出力ドライバ。