JPH03244238A - Multiple stuff conversion device - Google Patents

Multiple stuff conversion device

Info

Publication number
JPH03244238A
JPH03244238A JP4146390A JP4146390A JPH03244238A JP H03244238 A JPH03244238 A JP H03244238A JP 4146390 A JP4146390 A JP 4146390A JP 4146390 A JP4146390 A JP 4146390A JP H03244238 A JPH03244238 A JP H03244238A
Authority
JP
Japan
Prior art keywords
signal
clock signal
order group
stuffing
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4146390A
Other languages
Japanese (ja)
Inventor
Yasutaka Kozaru
小猿 康敬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4146390A priority Critical patent/JPH03244238A/en
Publication of JPH03244238A publication Critical patent/JPH03244238A/en
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、低次群信号の周波数の変動に関係なく一定
のスタッフ率で送信を行うスタッフ多重変換装置に関す
るものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a stuff multiplex conversion device that performs transmission at a constant stuff rate regardless of frequency fluctuations of low-order group signals.

〔従来の技術〕[Conventional technology]

第2図は例えば、「やさしいディジタル伝送」(昭和5
9年4月株式会社オーム社発行P、108)に示された
従来のスタッフ多重変換装置を示すブロック図であう1
図において、1はその送信装置、2は受信装置であシ、
3はこの送信装置1と受信装置2とを接続している伝送
路である。
Figure 2 shows, for example, ``Easy Digital Transmission'' (Showa 5).
Figure 1 is a block diagram showing a conventional staff multiplex conversion device shown in April 1999, published by Ohmsha Co., Ltd., P. 108).
In the figure, 1 is the transmitting device, 2 is the receiving device,
Reference numeral 3 denotes a transmission line connecting the transmitting device 1 and the receiving device 2.

送信装置1内にかいて、11は外部よ少入力された低次
群信号のデータ信号りが当該低次群信号のクロック信号
WCに従って書き込筐れるバッファメモリである。12
はこのバッファメモリ11から、前記データ信号りを読
み出しクロック信号RCに従って読み出し、その同期化
された同期化データ信号dを多重化して生成した高次群
信号を伝送路3に送出する多重化回路である。13はこ
の多重化回路12に前記読み出しクロック信号RCの基
となるクロック信号CKを供給する高次群発振器である
。14はデータ信号りをバックアメモリ11に書き込む
ためのクロック信号WCと、多重化回路12がバッファ
メモリ11から同期化データ信号dを読み出すための読
み出しクロック信号RCの位相を比較し、その比較結果
に応じてスタッフ要求信号を生成する位相比較器である
In the transmitter 1, 11 is a buffer memory into which data signals of low-order group signals input from the outside are written in accordance with a clock signal WC of the low-order group signals. 12
is a multiplexing circuit that reads out the data signal from the buffer memory 11 in accordance with the read clock signal RC, multiplexes the synchronized data signal d, and sends the generated high-order group signal to the transmission line 3. Reference numeral 13 denotes a high-order group oscillator that supplies the multiplexing circuit 12 with a clock signal CK that is the basis of the read clock signal RC. 14 compares the phase of the clock signal WC for writing the data signal to the backup memory 11 and the phase of the read clock signal RC for the multiplexing circuit 12 to read the synchronized data signal d from the buffer memory 11, and based on the comparison result. This is a phase comparator that generates a stuffing request signal in response to the stuff request signal.

受信装置2内において、21は送信装置1より受信した
高次群信号よシ同期化データ信号dの多重分離を行うと
ともに、書き込みクロック信号WCの生成を行う分離回
路である。22はこの書き込みクロック信号WCに従り
て、分離回路21で多重分離された同期化データ信号d
が蓄積され、それが読み出しクロック信号RCに従って
低次群信号のデータ信号りとして読み出されるバッファ
メモリである。23ばこのバッファメモリ22の書き込
みクロック信号WCと読み出しクロック信号RCの位相
比較を行う位相比較器であり124はこの位相比較器2
3の出力信号をフィルタリングする低域F波器である。
In the receiving device 2, a demultiplexing circuit 21 demultiplexes the high-order group signal and the synchronized data signal d received from the transmitting device 1, and generates a write clock signal WC. 22 is a synchronized data signal d demultiplexed by the separation circuit 21 according to the write clock signal WC.
is stored in the buffer memory and read out as a data signal of the lower order group signal according to the read clock signal RC. 23 is a phase comparator that compares the phase of the write clock signal WC of the buffer memory 22 and the read clock signal RC; 124 is this phase comparator 2;
This is a low-pass F-wave filter that filters the output signal of No. 3.

25はこの低域済波器24にてフィルタリングされた位
相比較器23の出力信号が入力され、当該低域済波器2
4からの信号の電圧値によって発振周波数が制御される
電圧制御発振器で、その発振出力は前記バッファメモリ
22に前記読み出しクロック信号RCとして供給される
25 receives the output signal of the phase comparator 23 filtered by the low frequency filter 24, and
This is a voltage controlled oscillator whose oscillation frequency is controlled by the voltage value of the signal from 4, and its oscillation output is supplied to the buffer memory 22 as the read clock signal RC.

次に動作について説明する。ここで、このようなスタッ
フ多重変換装置では、通常多重化される低次群信号が複
数チャネルよシ成り立っているが、ここでは簡略化のた
め、単一チャネルについてのみ図示している。
Next, the operation will be explained. Here, in such a stuff multiplex conversion device, the low-order group signals to be multiplexed usually consist of a plurality of channels, but for the sake of simplicity, only a single channel is illustrated here.

送信装置1に外部よう低次群信号が入力されると、当該
低次群信号のデータ信号りがそのクロック信号WCに従
ってバッファメモリ11に一旦蓄積される。一方、多重
化回路12は高次群発振器13の発生するクロック信号
CKの供給を受けておシ、このクロック信号CKに基づ
いて生成した読み出しクロック信号RCをバッファメモ
リ11に送っている。バッファメモリ11からはこの読
み出しクロック信号RCに従ってそこに蓄積されている
データ信号が同期化データ信号dとして読み出され、多
重化回路12は読み出された同期化データ信号dの多重
化および7レーミングを行い、それを高次群信号として
伝送路3に送出する。
When an external low-order group signal is input to the transmitter 1, the data signal of the low-order group signal is temporarily stored in the buffer memory 11 in accordance with the clock signal WC. On the other hand, the multiplexing circuit 12 receives the clock signal CK generated by the high-order group oscillator 13 and sends the read clock signal RC generated based on this clock signal CK to the buffer memory 11. The data signal stored therein is read out from the buffer memory 11 as a synchronized data signal d in accordance with the read clock signal RC, and the multiplexing circuit 12 multiplexes the read synchronized data signal d and performs 7-raming. and sends it out to the transmission line 3 as a higher-order group signal.

ここで、低次群信号のクロック信号WCと多重化回路か
らの読み出しクロック信号RCが非同期の場合、各チャ
ネルの低次群信号を抜けなく読み込むためには、前記読
み出しクロック信号RCの周波数を、各チャネルの低次
群信号のクロック信号WCの周波数の合計よう高くして
おく必要がある。しかしながら、そのような周波数設定
を行うと、バッファメモリ11の書き込みのクロック信
号WCと、読み出しのクロック信号RCの位相が次第に
接近してきて、同一データ信号を2度読みする可能性が
でてくる。従って、両者の位相を位相比較器14で常に
監視して、それがあらかじめ設定された規定の位相差よ
シ接近した場合、位相比較器14はスタッフ要求信号S
Tを発生する。
Here, when the clock signal WC of the low-order group signal and the read clock signal RC from the multiplexing circuit are asynchronous, in order to read the low-order group signal of each channel without omission, the frequency of the read clock signal RC must be set as follows. It is necessary to make the frequency as high as the sum of the frequencies of the clock signals WC of the low-order group signals of each channel. However, when such frequency settings are made, the phases of the clock signal WC for writing and the clock signal RC for reading from the buffer memory 11 gradually approach each other, creating the possibility that the same data signal will be read twice. Therefore, the phases of both are constantly monitored by the phase comparator 14, and when the phase difference approaches a preset prescribed phase difference, the phase comparator 14 outputs the stuffing request signal S.
Generate T.

多重化回路12はこのスタッフ要求信号STを受けると
スタッフインクを実行し、バッファメモリ11へ供給す
る読み出しクロック信号RCのパルスを1細波いてデー
タ信号の2度読みを防止する。
When the multiplexing circuit 12 receives the stuff request signal ST, it executes stuff ink and makes one pulse of the read clock signal RC supplied to the buffer memory 11 to prevent the data signal from being read twice.

受信装置2では、伝送路3より高次群信号を受信すると
、分離回路21で各チャネルの同期化データ信号dを多
重分離してバッファメモリ22に出力する。また、この
分離回路21は同時に、それに同期したクロック信号を
生成し、書き込みクロック信号WCとしてバッファメモ
リ22に供給する。バッファメモリ22にはこの書き込
みクロック信号RCに従って前記同期化データ信号dが
一旦蓄積され、電圧制御発振器25の発生する読み出し
クロック信号RCに従って順次読み出される。読み出さ
れたデータ信号りはその読み出しクロック信号RCとと
もに低次群信号として外部へ送出される。
When the receiving device 2 receives the higher-order group signal from the transmission path 3, the demultiplexing circuit 21 demultiplexes the synchronized data signal d of each channel and outputs the demultiplexed signal to the buffer memory 22. At the same time, this separation circuit 21 generates a clock signal synchronized therewith and supplies it to the buffer memory 22 as a write clock signal WC. The synchronized data signal d is temporarily stored in the buffer memory 22 in accordance with the write clock signal RC, and is sequentially read out in accordance with the read clock signal RC generated by the voltage controlled oscillator 25. The read data signal is sent to the outside as a low-order group signal together with the read clock signal RC.

一方、位相比較器23はこのバッファメモリ22の書き
込みクロック信号WCと読み出しクロック信号RCの位
相比較を行っておシ、比較結果を低域p波器24を介し
て電圧制御発振器25に送る。
On the other hand, the phase comparator 23 compares the phases of the write clock signal WC and the read clock signal RC of the buffer memory 22, and sends the comparison result to the voltage controlled oscillator 25 via the low-frequency p-wave generator 24.

電圧制御発振器25はこの低域F波器24の出力信号の
電圧値に対応した周波数で発振し、前記読み出しクロッ
ク信号RCを生成する。この位相比較器23、低域F波
器24および電圧制御発振器25にて形成されるフェー
ズ・ロックド・ループ(PLL )によう、デスタッフ
インクを施された前記書き込みクロック信号WCに対し
て、連続した読み出しクロック信号RCがバッファメモ
リ22に送られる。
The voltage controlled oscillator 25 oscillates at a frequency corresponding to the voltage value of the output signal of the low-frequency F wave generator 24, and generates the read clock signal RC. The phase-locked loop (PLL) formed by the phase comparator 23, the low-frequency F wave generator 24, and the voltage-controlled oscillator 25 continuously outputs the destuffed write clock signal WC. The read clock signal RC is sent to the buffer memory 22.

ここで、前記送信装置1におけるスタッフインクは、そ
のバッファメモリ11の書き込みクロック信号WCと読
み出しクロック信号RCの周波数差によって決ます1周
波数差が大きなほどスタッフインクは数多〈実施される
。筐た、受信装置2ではそのスタッフインクを検出して
デスタッフインクを実施するものであるが、デスタッフ
インクが実施されると、そのバッファメモリ22への書
き込みクロック信号WCは歯抜けのクロック信号となる
。そのため、この書き込みクロック信号WCに同期して
いるバッファメモリ22の読み出しクロック信号RCに
は、一般にジッタが発生する。
Here, the stuff ink in the transmitting device 1 is determined by the frequency difference between the write clock signal WC and the read clock signal RC of the buffer memory 11. The larger the frequency difference, the more stuff ink is used. In addition, the receiving device 2 detects the stuffed ink and performs destuffing, but when the destuffing is performed, the write clock signal WC to the buffer memory 22 becomes an incomplete clock signal. becomes. Therefore, jitter generally occurs in the read clock signal RC of the buffer memory 22 that is synchronized with the write clock signal WC.

このジッタ量や周波数は、フレーム構成、スタッフ率、
回路構成などによって変動することが知られている。
This jitter amount and frequency are determined by the frame structure, stuff rate,
It is known that it varies depending on the circuit configuration, etc.

第3図はとのジッタ量とスタッフ率の関係を示す説明図
である。同図に示すように、ジッタ量は、スタッフ率の
変動に対してスポット的に変化している。
FIG. 3 is an explanatory diagram showing the relationship between the amount of jitter and the stuff rate. As shown in the figure, the amount of jitter changes spot-wise with respect to fluctuations in the stuffing rate.

〔発柄が解決しようとする課題〕[Issues that Hikata tries to solve]

従来のスタッフ多重変換装置は以上のように構成されて
いるので、スタッフ率をあらかじめジッタ量の少ない点
に設定しておいても、低次群信号の周波数が変動すると
スタッフ率が変化してし筐うため、ジッタ量が増大して
安定した通信を行うことが困難になるという課題があっ
た。
Conventional stuff multiplexing converters are configured as described above, so even if the stuffing rate is set in advance to a point with a small amount of jitter, the stuffing rate will change when the frequency of the low-order group signal changes. This poses a problem in that the amount of jitter increases, making it difficult to perform stable communication.

この発明は上記のような課題を解消するためになされた
もので、低次群信号の周波数が変動しても安定した通信
を行うことのできるスタッフ多重変換装置を得ることを
目的とする。
The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to obtain a stuff multiplex conversion device that can perform stable communication even when the frequency of a low-order group signal fluctuates.

〔課題を解決するための手段〕[Means to solve the problem]

この発明に係るスタッフ多重変換装置は、送信装置に、
その位相比較器の位相比較結果に基づいてスタッフ率の
検出を行い、検出したスタッフ率とあらかじめ設定され
た基準値との比較を行って、その比較結果に基づいて高
次群発振器の出力周波数を制御するスタッフ率検出回路
を持たせたものである。
The stuff multiplex conversion device according to the present invention includes a transmitting device that includes:
The stuffing rate is detected based on the phase comparison result of the phase comparator, the detected stuffing rate is compared with a preset reference value, and the output frequency of the high-order group oscillator is controlled based on the comparison result. It is equipped with a stuff rate detection circuit.

〔作用〕[Effect]

この発明に釦けるスタッフ率検出回路は、送信装置の位
相比較器の位相比較結果より低次群信号の周波数変動に
よるスタッフ率の変化を検出し、検出したスタッフ率を
あらかじめ設定された基準値と比較し、両者が異なる場
合には高次群発振器の出力周波数を調整して一定のスタ
ッフ率に制御することによシ、低次群信号の周波数に変
動があってもスタッフ率が変化せず、従ってジッタ量に
も変化がなく安定した通信を行うことのできるスタッフ
多重変換装置を実現する。
The stuffing rate detection circuit according to the present invention detects changes in the stuffing rate due to frequency fluctuations of low-order group signals from the phase comparison result of the phase comparator of the transmitting device, and sets the detected stuffing rate to a preset reference value. If the two are different, the output frequency of the high-order group oscillator is adjusted to maintain a constant stuffing rate, so that even if the frequency of the low-order group signal fluctuates, the stuffing rate does not change. To realize a stuff multiplex conversion device capable of performing stable communication without changing the amount of jitter.

〔実施例〕〔Example〕

以下、この発明の一実施例を図について説明する。第1
図において、1は送信装置、2は受信装置、3は伝送路
、11.22はバッファメモリ、13は高次群発振器、
12は多重化回路、14.23は位相比較器、21は分
離回路、24は低域F波器、25は電圧制御発振器であ
り1第2図に同一符号を付した従来のそれらと同一 あ
るいは相当部分であるため詳細な説明は省略する。
An embodiment of the present invention will be described below with reference to the drawings. 1st
In the figure, 1 is a transmitting device, 2 is a receiving device, 3 is a transmission line, 11.22 is a buffer memory, 13 is a high-order group oscillator,
12 is a multiplexing circuit, 14.23 is a phase comparator, 21 is a separation circuit, 24 is a low-frequency F-wave generator, and 25 is a voltage controlled oscillator. Since this is a considerable portion, detailed explanation will be omitted.

また、15は前記送信装置1内にあって、その位相比較
器14の位相比較結果に基づいて低次群信号の周波数変
動によるスタッフ率を検出し、そのスタッフ率をあらか
じめ設定された基準値と比較して、それが基準値よう大
きいときには前記高次群発振器13の出力周波数を下げ
、小さいときには高次群発振器13の出力周波数を上げ
て、スタッフ率が一定となるように制御するスタッフ率
検出回路である。
Reference numeral 15 is located in the transmitting device 1, and detects a stuffing rate due to frequency fluctuation of the low-order group signal based on the phase comparison result of the phase comparator 14, and compares the stuffing rate with a preset reference value. In comparison, when the standard value is large, the output frequency of the high-order group oscillator 13 is lowered, and when it is small, the output frequency of the high-order group oscillator 13 is increased, thereby controlling the stuffing rate to be constant.

次に動作について説明する。基本的な動作は第2図に示
した従来の場合と同様であるので、スタッフ率検出回路
15の動作を中心に説明する。
Next, the operation will be explained. Since the basic operation is the same as the conventional case shown in FIG. 2, the operation of the stuff rate detection circuit 15 will be mainly explained.

位相比較器14によるバッファメモリ11の書き込みの
クロック信号WCと読み出しのクロック信号RCの位相
比較の結果、両者の位相が次第に接近してあらかじめ設
定された規定の位相差以下になると、多重化回路12と
ともに、スタッフ率検出回路15にもスタッフ要求信号
STが入力される。スタッフ率検出回路15は入力され
たこのスタッフ要求信号STに基づいてスタッフ率の検
出を行い、あらかじめ設定された基準のスタッフ率と検
出されたスタッフ率とを比較する。その結果、検出され
たスタッフ率が基準のスタッフ率と異なる場合には、高
次群発振器13の出力周波数を制御する制御信号C8を
生成して高次群発振器13に送る。
As a result of the phase comparison between the writing clock signal WC and the reading clock signal RC of the buffer memory 11 by the phase comparator 14, when the phases of the two gradually approach each other and become less than a preset prescribed phase difference, the multiplexing circuit 12 At the same time, the stuffing request signal ST is also input to the stuffing rate detection circuit 15. The stuffing rate detection circuit 15 detects the stuffing rate based on the inputted stuffing request signal ST, and compares the detected stuffing rate with a preset standard stuffing rate. As a result, if the detected stuffing rate is different from the reference stuffing rate, a control signal C8 for controlling the output frequency of the high-order group oscillator 13 is generated and sent to the high-order group oscillator 13.

この制御信号C8は、例えば、検出されたスタッフ率が
基準のスタッフ率よシ大きな場合には高次群発振器13
の出力周波数を低下させ、検出されたスタッフ率が基準
のスタッフ率より小さな場合にはその出力周波数を上昇
させるものである。
For example, when the detected stuffing rate is larger than the standard stuffing rate, the control signal C8 is transmitted to the high-order group oscillator 13.
If the detected stuffing rate is smaller than the reference stuffing rate, the output frequency is increased.

この制御信号C8を受けた高次群発振器13は、その制
御信号C8に従ってその周波数を調整したクロック信号
CKを発生させて多重化回路12に供給する。このよう
に、低次群信号の周波数が変動しても、その変動に追従
して多重化回路12に入力されるクロック信号CKの周
波数が変化し、それに基づく読み取りクロック信号RC
でバッファメモリ11に蓄積されたデータ信号が読み出
され、従って、そのスタッフ率は常に一定に制御される
Upon receiving this control signal C8, the high-order group oscillator 13 generates a clock signal CK whose frequency is adjusted according to the control signal C8, and supplies it to the multiplexing circuit 12. In this way, even if the frequency of the low-order group signal fluctuates, the frequency of the clock signal CK input to the multiplexing circuit 12 changes to follow the fluctuation, and the read clock signal RC based on it changes.
The data signal stored in the buffer memory 11 is read out, and therefore its stuffing rate is always controlled to be constant.

〔発明の効果〕〔Effect of the invention〕

以上のように、この発明によれば、送信装置側の書き込
みクロック信号と読み出しクロック信号の位相比較結果
よシ低次群信号の周波数変動によるスタッフ率の変化を
検出し、検出したスタッフ率をあらかじめ設定された基
準値と比較して、両者が異なる場合には高次群発振器の
出力周波数を調整するように構成したので、低次群信号
の周波数に変動があってもスタッフ率が一定に制御され
てジッタ量に変化がなく、安定した通信を行うことので
きるスタッフ多重変換装置が得られる効果がある。
As described above, according to the present invention, the change in the stuffing rate due to the frequency fluctuation of the lower order group signal is detected based on the phase comparison result of the write clock signal and the readout clock signal on the transmitting device side, and the detected stuffing rate is determined in advance. The configuration is configured to compare the set reference value and adjust the output frequency of the high-order group oscillator if the two differ, so even if the frequency of the low-order group signal fluctuates, the stuffing rate is controlled to be constant. This has the effect of providing a stuff multiplex conversion device that can perform stable communication without changing the amount of jitter.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例によるスタッフ多重変換装
置を示すブロック図、第2図は従来のスタッフ多重変換
装置を示すブロック図、第3図はスタッフ率とジッタ量
との関係を示す説明図である。 1は送信装置、3は伝送路、11はバッファメモリ、1
2は多重化回路、13は高次群発振器、14は位相比較
器、15はスタッフ率検出回路。 な釦、図中、同一符号は同一 又は相当部分を示す。
FIG. 1 is a block diagram showing a stuff multiplexing device according to an embodiment of the present invention, FIG. 2 is a block diagram showing a conventional stuffing multiplexing device, and FIG. 3 is an explanation showing the relationship between the stuffing rate and the amount of jitter. It is a diagram. 1 is a transmitter, 3 is a transmission path, 11 is a buffer memory, 1
2 is a multiplexing circuit, 13 is a high-order group oscillator, 14 is a phase comparator, and 15 is a stuff rate detection circuit. In the diagrams, the same symbols indicate the same or equivalent parts.

Claims (1)

【特許請求の範囲】[Claims] 受信した低次群信号のデータ信号を、当該低次群信号の
クロック信号に従って書き込むバッファメモリと、前記
バッファメモリより前記データ信号を、読み出しクロッ
ク信号に従って読み出して多重化し、高次群信号として
伝送路へ送出する多重化回路と、前記多重化回路に前記
読み出しクロック信号の基となるクロック信号を与える
高次群発振器と、前記低次群信号のクロック信号と前記
読み出しクロック信号の位相を比較する位相比較器とを
備えた送信装置を有するスタッフ多重変換装置において
、前記送信装置に、前記位相比較器の位相比較結果に基
づいてスタッフ率を検出し、当該スタッフ率をあらかじ
め設定された基準値と比較し、その比較結果に基づいて
前記高次群発振器の出力周波数を制御するスタッフ率検
出回路を設けたことを特徴とするスタッフ多重変換装置
a buffer memory in which a data signal of a received low-order group signal is written in accordance with a clock signal of the low-order group signal; and the data signal is read out from the buffer memory in accordance with a read clock signal, multiplexed, and sent to a transmission path as a high-order group signal. a high-order group oscillator that provides the multiplexing circuit with a clock signal that is the basis of the read clock signal, and a phase comparator that compares the phase of the clock signal of the low-order group signal and the read clock signal. In the stuffing multiplex converter having a transmitting device, the transmitting device detects a stuffing rate based on the phase comparison result of the phase comparator, compares the stuffing rate with a preset reference value, and compares the stuffing rate with a preset reference value. A stuff multiplex conversion device comprising a stuff rate detection circuit that controls the output frequency of the high-order group oscillator based on the result.
JP4146390A 1990-02-22 1990-02-22 Multiple stuff conversion device Pending JPH03244238A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4146390A JPH03244238A (en) 1990-02-22 1990-02-22 Multiple stuff conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4146390A JPH03244238A (en) 1990-02-22 1990-02-22 Multiple stuff conversion device

Publications (1)

Publication Number Publication Date
JPH03244238A true JPH03244238A (en) 1991-10-31

Family

ID=12609073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4146390A Pending JPH03244238A (en) 1990-02-22 1990-02-22 Multiple stuff conversion device

Country Status (1)

Country Link
JP (1) JPH03244238A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6947674B2 (en) 2000-06-19 2005-09-20 Nec Corporation Circuit for preventing transmission of a fixed pattern of optical digital transmission equipment

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6947674B2 (en) 2000-06-19 2005-09-20 Nec Corporation Circuit for preventing transmission of a fixed pattern of optical digital transmission equipment

Similar Documents

Publication Publication Date Title
EP0491054B1 (en) Circuit for extracting asynchronous signals
JPH04142812A (en) Phase locked loop circuit
US6229863B1 (en) Reducing waiting time jitter
US4847875A (en) Timing circuit including jitter compensation
US5638411A (en) Stuff bit synchronization system
JPH03244238A (en) Multiple stuff conversion device
JP3945287B2 (en) Data receiving circuit and data receiving method
JP2697371B2 (en) Staff multiplex communication receiving circuit
US5937021A (en) Digital phase-locked loop for clock recovery
SE518361C2 (en) Attenuation of pointer jitters in a desynchronizer
JP2630057B2 (en) Destuffing circuit of digital synchronous network.
JP2840569B2 (en) Clock synchronization circuit between stations
JPH01180151A (en) Self-running frequency stability compensation type pll circuit
JP2952935B2 (en) Asynchronous data transmission system
JP3348840B2 (en) Low-speed transmission signal output method when switching clocks in the device
JP3031779B2 (en) Parallel staff synchronization method
JPH05244113A (en) Data transmission device
JPS63300642A (en) Jitter suppressing system for stuff multiplex converter
JPS5917570B2 (en) Multiplexing circuit using PLL
JP3097737B2 (en) Memory circuit for burst clock
JP2804194B2 (en) Transmission data transceiver
JPH08335919A (en) Time division multiplexer and timing processing circuit
JPH08329604A (en) Digital audio interface
JPH01112832A (en) Demultiplexing device
JPH03166836A (en) Bit synchronizing circuit