JPH03244238A - スタッフ多重変換装置 - Google Patents
スタッフ多重変換装置Info
- Publication number
- JPH03244238A JPH03244238A JP4146390A JP4146390A JPH03244238A JP H03244238 A JPH03244238 A JP H03244238A JP 4146390 A JP4146390 A JP 4146390A JP 4146390 A JP4146390 A JP 4146390A JP H03244238 A JPH03244238 A JP H03244238A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock signal
- order group
- stuffing
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、低次群信号の周波数の変動に関係なく一定
のスタッフ率で送信を行うスタッフ多重変換装置に関す
るものである。
のスタッフ率で送信を行うスタッフ多重変換装置に関す
るものである。
第2図は例えば、「やさしいディジタル伝送」(昭和5
9年4月株式会社オーム社発行P、108)に示された
従来のスタッフ多重変換装置を示すブロック図であう1
図において、1はその送信装置、2は受信装置であシ、
3はこの送信装置1と受信装置2とを接続している伝送
路である。
9年4月株式会社オーム社発行P、108)に示された
従来のスタッフ多重変換装置を示すブロック図であう1
図において、1はその送信装置、2は受信装置であシ、
3はこの送信装置1と受信装置2とを接続している伝送
路である。
送信装置1内にかいて、11は外部よ少入力された低次
群信号のデータ信号りが当該低次群信号のクロック信号
WCに従って書き込筐れるバッファメモリである。12
はこのバッファメモリ11から、前記データ信号りを読
み出しクロック信号RCに従って読み出し、その同期化
された同期化データ信号dを多重化して生成した高次群
信号を伝送路3に送出する多重化回路である。13はこ
の多重化回路12に前記読み出しクロック信号RCの基
となるクロック信号CKを供給する高次群発振器である
。14はデータ信号りをバックアメモリ11に書き込む
ためのクロック信号WCと、多重化回路12がバッファ
メモリ11から同期化データ信号dを読み出すための読
み出しクロック信号RCの位相を比較し、その比較結果
に応じてスタッフ要求信号を生成する位相比較器である
。
群信号のデータ信号りが当該低次群信号のクロック信号
WCに従って書き込筐れるバッファメモリである。12
はこのバッファメモリ11から、前記データ信号りを読
み出しクロック信号RCに従って読み出し、その同期化
された同期化データ信号dを多重化して生成した高次群
信号を伝送路3に送出する多重化回路である。13はこ
の多重化回路12に前記読み出しクロック信号RCの基
となるクロック信号CKを供給する高次群発振器である
。14はデータ信号りをバックアメモリ11に書き込む
ためのクロック信号WCと、多重化回路12がバッファ
メモリ11から同期化データ信号dを読み出すための読
み出しクロック信号RCの位相を比較し、その比較結果
に応じてスタッフ要求信号を生成する位相比較器である
。
受信装置2内において、21は送信装置1より受信した
高次群信号よシ同期化データ信号dの多重分離を行うと
ともに、書き込みクロック信号WCの生成を行う分離回
路である。22はこの書き込みクロック信号WCに従り
て、分離回路21で多重分離された同期化データ信号d
が蓄積され、それが読み出しクロック信号RCに従って
低次群信号のデータ信号りとして読み出されるバッファ
メモリである。23ばこのバッファメモリ22の書き込
みクロック信号WCと読み出しクロック信号RCの位相
比較を行う位相比較器であり124はこの位相比較器2
3の出力信号をフィルタリングする低域F波器である。
高次群信号よシ同期化データ信号dの多重分離を行うと
ともに、書き込みクロック信号WCの生成を行う分離回
路である。22はこの書き込みクロック信号WCに従り
て、分離回路21で多重分離された同期化データ信号d
が蓄積され、それが読み出しクロック信号RCに従って
低次群信号のデータ信号りとして読み出されるバッファ
メモリである。23ばこのバッファメモリ22の書き込
みクロック信号WCと読み出しクロック信号RCの位相
比較を行う位相比較器であり124はこの位相比較器2
3の出力信号をフィルタリングする低域F波器である。
25はこの低域済波器24にてフィルタリングされた位
相比較器23の出力信号が入力され、当該低域済波器2
4からの信号の電圧値によって発振周波数が制御される
電圧制御発振器で、その発振出力は前記バッファメモリ
22に前記読み出しクロック信号RCとして供給される
。
相比較器23の出力信号が入力され、当該低域済波器2
4からの信号の電圧値によって発振周波数が制御される
電圧制御発振器で、その発振出力は前記バッファメモリ
22に前記読み出しクロック信号RCとして供給される
。
次に動作について説明する。ここで、このようなスタッ
フ多重変換装置では、通常多重化される低次群信号が複
数チャネルよシ成り立っているが、ここでは簡略化のた
め、単一チャネルについてのみ図示している。
フ多重変換装置では、通常多重化される低次群信号が複
数チャネルよシ成り立っているが、ここでは簡略化のた
め、単一チャネルについてのみ図示している。
送信装置1に外部よう低次群信号が入力されると、当該
低次群信号のデータ信号りがそのクロック信号WCに従
ってバッファメモリ11に一旦蓄積される。一方、多重
化回路12は高次群発振器13の発生するクロック信号
CKの供給を受けておシ、このクロック信号CKに基づ
いて生成した読み出しクロック信号RCをバッファメモ
リ11に送っている。バッファメモリ11からはこの読
み出しクロック信号RCに従ってそこに蓄積されている
データ信号が同期化データ信号dとして読み出され、多
重化回路12は読み出された同期化データ信号dの多重
化および7レーミングを行い、それを高次群信号として
伝送路3に送出する。
低次群信号のデータ信号りがそのクロック信号WCに従
ってバッファメモリ11に一旦蓄積される。一方、多重
化回路12は高次群発振器13の発生するクロック信号
CKの供給を受けておシ、このクロック信号CKに基づ
いて生成した読み出しクロック信号RCをバッファメモ
リ11に送っている。バッファメモリ11からはこの読
み出しクロック信号RCに従ってそこに蓄積されている
データ信号が同期化データ信号dとして読み出され、多
重化回路12は読み出された同期化データ信号dの多重
化および7レーミングを行い、それを高次群信号として
伝送路3に送出する。
ここで、低次群信号のクロック信号WCと多重化回路か
らの読み出しクロック信号RCが非同期の場合、各チャ
ネルの低次群信号を抜けなく読み込むためには、前記読
み出しクロック信号RCの周波数を、各チャネルの低次
群信号のクロック信号WCの周波数の合計よう高くして
おく必要がある。しかしながら、そのような周波数設定
を行うと、バッファメモリ11の書き込みのクロック信
号WCと、読み出しのクロック信号RCの位相が次第に
接近してきて、同一データ信号を2度読みする可能性が
でてくる。従って、両者の位相を位相比較器14で常に
監視して、それがあらかじめ設定された規定の位相差よ
シ接近した場合、位相比較器14はスタッフ要求信号S
Tを発生する。
らの読み出しクロック信号RCが非同期の場合、各チャ
ネルの低次群信号を抜けなく読み込むためには、前記読
み出しクロック信号RCの周波数を、各チャネルの低次
群信号のクロック信号WCの周波数の合計よう高くして
おく必要がある。しかしながら、そのような周波数設定
を行うと、バッファメモリ11の書き込みのクロック信
号WCと、読み出しのクロック信号RCの位相が次第に
接近してきて、同一データ信号を2度読みする可能性が
でてくる。従って、両者の位相を位相比較器14で常に
監視して、それがあらかじめ設定された規定の位相差よ
シ接近した場合、位相比較器14はスタッフ要求信号S
Tを発生する。
多重化回路12はこのスタッフ要求信号STを受けると
スタッフインクを実行し、バッファメモリ11へ供給す
る読み出しクロック信号RCのパルスを1細波いてデー
タ信号の2度読みを防止する。
スタッフインクを実行し、バッファメモリ11へ供給す
る読み出しクロック信号RCのパルスを1細波いてデー
タ信号の2度読みを防止する。
受信装置2では、伝送路3より高次群信号を受信すると
、分離回路21で各チャネルの同期化データ信号dを多
重分離してバッファメモリ22に出力する。また、この
分離回路21は同時に、それに同期したクロック信号を
生成し、書き込みクロック信号WCとしてバッファメモ
リ22に供給する。バッファメモリ22にはこの書き込
みクロック信号RCに従って前記同期化データ信号dが
一旦蓄積され、電圧制御発振器25の発生する読み出し
クロック信号RCに従って順次読み出される。読み出さ
れたデータ信号りはその読み出しクロック信号RCとと
もに低次群信号として外部へ送出される。
、分離回路21で各チャネルの同期化データ信号dを多
重分離してバッファメモリ22に出力する。また、この
分離回路21は同時に、それに同期したクロック信号を
生成し、書き込みクロック信号WCとしてバッファメモ
リ22に供給する。バッファメモリ22にはこの書き込
みクロック信号RCに従って前記同期化データ信号dが
一旦蓄積され、電圧制御発振器25の発生する読み出し
クロック信号RCに従って順次読み出される。読み出さ
れたデータ信号りはその読み出しクロック信号RCとと
もに低次群信号として外部へ送出される。
一方、位相比較器23はこのバッファメモリ22の書き
込みクロック信号WCと読み出しクロック信号RCの位
相比較を行っておシ、比較結果を低域p波器24を介し
て電圧制御発振器25に送る。
込みクロック信号WCと読み出しクロック信号RCの位
相比較を行っておシ、比較結果を低域p波器24を介し
て電圧制御発振器25に送る。
電圧制御発振器25はこの低域F波器24の出力信号の
電圧値に対応した周波数で発振し、前記読み出しクロッ
ク信号RCを生成する。この位相比較器23、低域F波
器24および電圧制御発振器25にて形成されるフェー
ズ・ロックド・ループ(PLL )によう、デスタッフ
インクを施された前記書き込みクロック信号WCに対し
て、連続した読み出しクロック信号RCがバッファメモ
リ22に送られる。
電圧値に対応した周波数で発振し、前記読み出しクロッ
ク信号RCを生成する。この位相比較器23、低域F波
器24および電圧制御発振器25にて形成されるフェー
ズ・ロックド・ループ(PLL )によう、デスタッフ
インクを施された前記書き込みクロック信号WCに対し
て、連続した読み出しクロック信号RCがバッファメモ
リ22に送られる。
ここで、前記送信装置1におけるスタッフインクは、そ
のバッファメモリ11の書き込みクロック信号WCと読
み出しクロック信号RCの周波数差によって決ます1周
波数差が大きなほどスタッフインクは数多〈実施される
。筐た、受信装置2ではそのスタッフインクを検出して
デスタッフインクを実施するものであるが、デスタッフ
インクが実施されると、そのバッファメモリ22への書
き込みクロック信号WCは歯抜けのクロック信号となる
。そのため、この書き込みクロック信号WCに同期して
いるバッファメモリ22の読み出しクロック信号RCに
は、一般にジッタが発生する。
のバッファメモリ11の書き込みクロック信号WCと読
み出しクロック信号RCの周波数差によって決ます1周
波数差が大きなほどスタッフインクは数多〈実施される
。筐た、受信装置2ではそのスタッフインクを検出して
デスタッフインクを実施するものであるが、デスタッフ
インクが実施されると、そのバッファメモリ22への書
き込みクロック信号WCは歯抜けのクロック信号となる
。そのため、この書き込みクロック信号WCに同期して
いるバッファメモリ22の読み出しクロック信号RCに
は、一般にジッタが発生する。
このジッタ量や周波数は、フレーム構成、スタッフ率、
回路構成などによって変動することが知られている。
回路構成などによって変動することが知られている。
第3図はとのジッタ量とスタッフ率の関係を示す説明図
である。同図に示すように、ジッタ量は、スタッフ率の
変動に対してスポット的に変化している。
である。同図に示すように、ジッタ量は、スタッフ率の
変動に対してスポット的に変化している。
従来のスタッフ多重変換装置は以上のように構成されて
いるので、スタッフ率をあらかじめジッタ量の少ない点
に設定しておいても、低次群信号の周波数が変動すると
スタッフ率が変化してし筐うため、ジッタ量が増大して
安定した通信を行うことが困難になるという課題があっ
た。
いるので、スタッフ率をあらかじめジッタ量の少ない点
に設定しておいても、低次群信号の周波数が変動すると
スタッフ率が変化してし筐うため、ジッタ量が増大して
安定した通信を行うことが困難になるという課題があっ
た。
この発明は上記のような課題を解消するためになされた
もので、低次群信号の周波数が変動しても安定した通信
を行うことのできるスタッフ多重変換装置を得ることを
目的とする。
もので、低次群信号の周波数が変動しても安定した通信
を行うことのできるスタッフ多重変換装置を得ることを
目的とする。
この発明に係るスタッフ多重変換装置は、送信装置に、
その位相比較器の位相比較結果に基づいてスタッフ率の
検出を行い、検出したスタッフ率とあらかじめ設定され
た基準値との比較を行って、その比較結果に基づいて高
次群発振器の出力周波数を制御するスタッフ率検出回路
を持たせたものである。
その位相比較器の位相比較結果に基づいてスタッフ率の
検出を行い、検出したスタッフ率とあらかじめ設定され
た基準値との比較を行って、その比較結果に基づいて高
次群発振器の出力周波数を制御するスタッフ率検出回路
を持たせたものである。
この発明に釦けるスタッフ率検出回路は、送信装置の位
相比較器の位相比較結果より低次群信号の周波数変動に
よるスタッフ率の変化を検出し、検出したスタッフ率を
あらかじめ設定された基準値と比較し、両者が異なる場
合には高次群発振器の出力周波数を調整して一定のスタ
ッフ率に制御することによシ、低次群信号の周波数に変
動があってもスタッフ率が変化せず、従ってジッタ量に
も変化がなく安定した通信を行うことのできるスタッフ
多重変換装置を実現する。
相比較器の位相比較結果より低次群信号の周波数変動に
よるスタッフ率の変化を検出し、検出したスタッフ率を
あらかじめ設定された基準値と比較し、両者が異なる場
合には高次群発振器の出力周波数を調整して一定のスタ
ッフ率に制御することによシ、低次群信号の周波数に変
動があってもスタッフ率が変化せず、従ってジッタ量に
も変化がなく安定した通信を行うことのできるスタッフ
多重変換装置を実現する。
以下、この発明の一実施例を図について説明する。第1
図において、1は送信装置、2は受信装置、3は伝送路
、11.22はバッファメモリ、13は高次群発振器、
12は多重化回路、14.23は位相比較器、21は分
離回路、24は低域F波器、25は電圧制御発振器であ
り1第2図に同一符号を付した従来のそれらと同一 あ
るいは相当部分であるため詳細な説明は省略する。
図において、1は送信装置、2は受信装置、3は伝送路
、11.22はバッファメモリ、13は高次群発振器、
12は多重化回路、14.23は位相比較器、21は分
離回路、24は低域F波器、25は電圧制御発振器であ
り1第2図に同一符号を付した従来のそれらと同一 あ
るいは相当部分であるため詳細な説明は省略する。
また、15は前記送信装置1内にあって、その位相比較
器14の位相比較結果に基づいて低次群信号の周波数変
動によるスタッフ率を検出し、そのスタッフ率をあらか
じめ設定された基準値と比較して、それが基準値よう大
きいときには前記高次群発振器13の出力周波数を下げ
、小さいときには高次群発振器13の出力周波数を上げ
て、スタッフ率が一定となるように制御するスタッフ率
検出回路である。
器14の位相比較結果に基づいて低次群信号の周波数変
動によるスタッフ率を検出し、そのスタッフ率をあらか
じめ設定された基準値と比較して、それが基準値よう大
きいときには前記高次群発振器13の出力周波数を下げ
、小さいときには高次群発振器13の出力周波数を上げ
て、スタッフ率が一定となるように制御するスタッフ率
検出回路である。
次に動作について説明する。基本的な動作は第2図に示
した従来の場合と同様であるので、スタッフ率検出回路
15の動作を中心に説明する。
した従来の場合と同様であるので、スタッフ率検出回路
15の動作を中心に説明する。
位相比較器14によるバッファメモリ11の書き込みの
クロック信号WCと読み出しのクロック信号RCの位相
比較の結果、両者の位相が次第に接近してあらかじめ設
定された規定の位相差以下になると、多重化回路12と
ともに、スタッフ率検出回路15にもスタッフ要求信号
STが入力される。スタッフ率検出回路15は入力され
たこのスタッフ要求信号STに基づいてスタッフ率の検
出を行い、あらかじめ設定された基準のスタッフ率と検
出されたスタッフ率とを比較する。その結果、検出され
たスタッフ率が基準のスタッフ率と異なる場合には、高
次群発振器13の出力周波数を制御する制御信号C8を
生成して高次群発振器13に送る。
クロック信号WCと読み出しのクロック信号RCの位相
比較の結果、両者の位相が次第に接近してあらかじめ設
定された規定の位相差以下になると、多重化回路12と
ともに、スタッフ率検出回路15にもスタッフ要求信号
STが入力される。スタッフ率検出回路15は入力され
たこのスタッフ要求信号STに基づいてスタッフ率の検
出を行い、あらかじめ設定された基準のスタッフ率と検
出されたスタッフ率とを比較する。その結果、検出され
たスタッフ率が基準のスタッフ率と異なる場合には、高
次群発振器13の出力周波数を制御する制御信号C8を
生成して高次群発振器13に送る。
この制御信号C8は、例えば、検出されたスタッフ率が
基準のスタッフ率よシ大きな場合には高次群発振器13
の出力周波数を低下させ、検出されたスタッフ率が基準
のスタッフ率より小さな場合にはその出力周波数を上昇
させるものである。
基準のスタッフ率よシ大きな場合には高次群発振器13
の出力周波数を低下させ、検出されたスタッフ率が基準
のスタッフ率より小さな場合にはその出力周波数を上昇
させるものである。
この制御信号C8を受けた高次群発振器13は、その制
御信号C8に従ってその周波数を調整したクロック信号
CKを発生させて多重化回路12に供給する。このよう
に、低次群信号の周波数が変動しても、その変動に追従
して多重化回路12に入力されるクロック信号CKの周
波数が変化し、それに基づく読み取りクロック信号RC
でバッファメモリ11に蓄積されたデータ信号が読み出
され、従って、そのスタッフ率は常に一定に制御される
。
御信号C8に従ってその周波数を調整したクロック信号
CKを発生させて多重化回路12に供給する。このよう
に、低次群信号の周波数が変動しても、その変動に追従
して多重化回路12に入力されるクロック信号CKの周
波数が変化し、それに基づく読み取りクロック信号RC
でバッファメモリ11に蓄積されたデータ信号が読み出
され、従って、そのスタッフ率は常に一定に制御される
。
以上のように、この発明によれば、送信装置側の書き込
みクロック信号と読み出しクロック信号の位相比較結果
よシ低次群信号の周波数変動によるスタッフ率の変化を
検出し、検出したスタッフ率をあらかじめ設定された基
準値と比較して、両者が異なる場合には高次群発振器の
出力周波数を調整するように構成したので、低次群信号
の周波数に変動があってもスタッフ率が一定に制御され
てジッタ量に変化がなく、安定した通信を行うことので
きるスタッフ多重変換装置が得られる効果がある。
みクロック信号と読み出しクロック信号の位相比較結果
よシ低次群信号の周波数変動によるスタッフ率の変化を
検出し、検出したスタッフ率をあらかじめ設定された基
準値と比較して、両者が異なる場合には高次群発振器の
出力周波数を調整するように構成したので、低次群信号
の周波数に変動があってもスタッフ率が一定に制御され
てジッタ量に変化がなく、安定した通信を行うことので
きるスタッフ多重変換装置が得られる効果がある。
第1図はこの発明の一実施例によるスタッフ多重変換装
置を示すブロック図、第2図は従来のスタッフ多重変換
装置を示すブロック図、第3図はスタッフ率とジッタ量
との関係を示す説明図である。 1は送信装置、3は伝送路、11はバッファメモリ、1
2は多重化回路、13は高次群発振器、14は位相比較
器、15はスタッフ率検出回路。 な釦、図中、同一符号は同一 又は相当部分を示す。
置を示すブロック図、第2図は従来のスタッフ多重変換
装置を示すブロック図、第3図はスタッフ率とジッタ量
との関係を示す説明図である。 1は送信装置、3は伝送路、11はバッファメモリ、1
2は多重化回路、13は高次群発振器、14は位相比較
器、15はスタッフ率検出回路。 な釦、図中、同一符号は同一 又は相当部分を示す。
Claims (1)
- 受信した低次群信号のデータ信号を、当該低次群信号の
クロック信号に従って書き込むバッファメモリと、前記
バッファメモリより前記データ信号を、読み出しクロッ
ク信号に従って読み出して多重化し、高次群信号として
伝送路へ送出する多重化回路と、前記多重化回路に前記
読み出しクロック信号の基となるクロック信号を与える
高次群発振器と、前記低次群信号のクロック信号と前記
読み出しクロック信号の位相を比較する位相比較器とを
備えた送信装置を有するスタッフ多重変換装置において
、前記送信装置に、前記位相比較器の位相比較結果に基
づいてスタッフ率を検出し、当該スタッフ率をあらかじ
め設定された基準値と比較し、その比較結果に基づいて
前記高次群発振器の出力周波数を制御するスタッフ率検
出回路を設けたことを特徴とするスタッフ多重変換装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4146390A JPH03244238A (ja) | 1990-02-22 | 1990-02-22 | スタッフ多重変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4146390A JPH03244238A (ja) | 1990-02-22 | 1990-02-22 | スタッフ多重変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03244238A true JPH03244238A (ja) | 1991-10-31 |
Family
ID=12609073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4146390A Pending JPH03244238A (ja) | 1990-02-22 | 1990-02-22 | スタッフ多重変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03244238A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6947674B2 (en) | 2000-06-19 | 2005-09-20 | Nec Corporation | Circuit for preventing transmission of a fixed pattern of optical digital transmission equipment |
-
1990
- 1990-02-22 JP JP4146390A patent/JPH03244238A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6947674B2 (en) | 2000-06-19 | 2005-09-20 | Nec Corporation | Circuit for preventing transmission of a fixed pattern of optical digital transmission equipment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0491054B1 (en) | Circuit for extracting asynchronous signals | |
| JPH04142812A (ja) | 位相同期回路 | |
| US6229863B1 (en) | Reducing waiting time jitter | |
| US4847875A (en) | Timing circuit including jitter compensation | |
| US5638411A (en) | Stuff bit synchronization system | |
| JPH03244238A (ja) | スタッフ多重変換装置 | |
| JP3945287B2 (ja) | データ受信回路、データ受信方法 | |
| JP2697371B2 (ja) | スタッフ多重通信受信回路 | |
| US5937021A (en) | Digital phase-locked loop for clock recovery | |
| SE518361C2 (sv) | Dämpning av pekarjitter i en desynkronisator | |
| JP2630057B2 (ja) | ディジタル同期網のデスタッフ回路 | |
| JP2840569B2 (ja) | 局間クロック同期回路 | |
| JPH01180151A (ja) | 自走周波数安定度補償式pll回路 | |
| JP2952935B2 (ja) | 非同期データ伝送システム | |
| JP3348840B2 (ja) | 装置内クロック選択切替時における低速伝送信号出力方式 | |
| JP3031779B2 (ja) | 並列スタッフ同期方式 | |
| JPH05244113A (ja) | データ伝送装置 | |
| JPS63300642A (ja) | スタッフ多重変換装置のジッタ抑圧方式 | |
| JPS5917570B2 (ja) | Pllを用いた多重化回路 | |
| JP3097737B2 (ja) | バーストクロック対応メモリ回路 | |
| JP2804194B2 (ja) | 伝送データ送受信装置 | |
| JPH08335919A (ja) | 時分割多重装置とタイミング処理回路 | |
| JPH08329604A (ja) | デジタルオーディオインターフェース | |
| JPH01112832A (ja) | 多重分離装置 | |
| JPH03166836A (ja) | ビット同期回路 |