JPH03246603A - 高速カウンタ - Google Patents
高速カウンタInfo
- Publication number
- JPH03246603A JPH03246603A JP4330990A JP4330990A JPH03246603A JP H03246603 A JPH03246603 A JP H03246603A JP 4330990 A JP4330990 A JP 4330990A JP 4330990 A JP4330990 A JP 4330990A JP H03246603 A JPH03246603 A JP H03246603A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- count value
- memory
- ram
- sequence control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 230000000717 retained effect Effects 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 241000251468 Actinopterygii Species 0.000 description 1
- 101100524644 Toxoplasma gondii ROM4 gene Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野１
本発明は、シーケンス制御プログラムに従って負荷の動
作制御を行うシーケンス制御装置に用いられるカウント
値を多段設定可能な高速カウンタに関するものである。
作制御を行うシーケンス制御装置に用いられるカウント
値を多段設定可能な高速カウンタに関するものである。
［従来の技術］
シーケンス制御プログラムに従って負荷の動作制御を行
うシーケンス制御装置においては、カウント値を多段設
定可能な高速カウンタを必要とするものがある。そこで
、上記高速カウンタをシーケンス制御装置の演算処理部
にでソフト的に実現する方法が提案されている。この方
法では、クロックをカウントするカウンタの経過値と、
出力を変化すべき目標値（設定値）とを比較命令を利用
して比較し、その結果に基づいて負荷制御信号を出力さ
せるようにしである。ところが、この方法によると、シ
ーケンス制御プログラムのスキャン速度の範囲で出力応
答にばらつきを生じる問題があった。
うシーケンス制御装置においては、カウント値を多段設
定可能な高速カウンタを必要とするものがある。そこで
、上記高速カウンタをシーケンス制御装置の演算処理部
にでソフト的に実現する方法が提案されている。この方
法では、クロックをカウントするカウンタの経過値と、
出力を変化すべき目標値（設定値）とを比較命令を利用
して比較し、その結果に基づいて負荷制御信号を出力さ
せるようにしである。ところが、この方法によると、シ
ーケンス制御プログラムのスキャン速度の範囲で出力応
答にばらつきを生じる問題があった。
そこで、通常プログラム実行用のＣＰＵの他に、カウン
タ処理専用のＣＰＵ（あるいはさらに高速処理を必要と
する場合には比較処理もハード化する）を用いる方法が
ある。しかし、この場合には高価なＣＰＵを付加するた
めに、コストアップとなる問題があった。
タ処理専用のＣＰＵ（あるいはさらに高速処理を必要と
する場合には比較処理もハード化する）を用いる方法が
ある。しかし、この場合には高価なＣＰＵを付加するた
めに、コストアップとなる問題があった。
このような従来の問題点を解消するため、本発明者は特
願昭６２−２６９５７３号において次のシーケンス制御
装置を提案している。このシーケンス制御装置は、第６
図に示すように、シーケンス制御プログラムを記憶する
ＲＡＭ３と、Ｉ１０インター７二−ス２を介して入力信
号を取り込むと共に、シーケンス制御プログラムに基づ
いて負荷制御信号を作成してＩ１０インターフェース２
を介して出力するＣＰＵ １と、外部クロックをカウン
トしカウントアツプ時に割込み要求信号を出力するプリ
セット型カウンタ５と、システムプログラムを記憶する
ＲＯＭ４とで構成されている。
願昭６２−２６９５７３号において次のシーケンス制御
装置を提案している。このシーケンス制御装置は、第６
図に示すように、シーケンス制御プログラムを記憶する
ＲＡＭ３と、Ｉ１０インター７二−ス２を介して入力信
号を取り込むと共に、シーケンス制御プログラムに基づ
いて負荷制御信号を作成してＩ１０インターフェース２
を介して出力するＣＰＵ １と、外部クロックをカウン
トしカウントアツプ時に割込み要求信号を出力するプリ
セット型カウンタ５と、システムプログラムを記憶する
ＲＯＭ４とで構成されている。
ここで、ＲＡＭ３は上記シーケンス制御プログラムの他
に、カウンタ５にプリセットする設定値、出力アドレス
、出力データを組にして複数組記憶する第７図に示すデ
ータテーブルを記憶しており、このデータテーブルはシ
ーケンス制御プログラム中のカウンタ設定命令により作
成される。また、カウンタ５は内部クロックも選択的に
カウンタできるらので、ダウンカウントを行い、０力ウ
ント時に割込み要求信号としてのパルスを出力する。
に、カウンタ５にプリセットする設定値、出力アドレス
、出力データを組にして複数組記憶する第７図に示すデ
ータテーブルを記憶しており、このデータテーブルはシ
ーケンス制御プログラム中のカウンタ設定命令により作
成される。また、カウンタ５は内部クロックも選択的に
カウンタできるらので、ダウンカウントを行い、０力ウ
ント時に割込み要求信号としてのパルスを出力する。
今、カウンタ５で多段カウントアツプ動作を開始する場
合には、初期化を行った後に、最初の設定値（第７図で
は設定値０）をプリセットする。その設定値がカウント
アツプされると、カウンタ５からＣＰ、Ｕｌに割込みを
かけ、ＣＰＵＩは第８図に示す割込み処理を行う、即ち
、カウンタ５からの割込みがかかると、ＣＰＵＩはまず
レジスタを退避させた後、データテーブルのテーブルポ
インタをロードしくこの場合にはテーブルポインタは”
１″になっている）、このテーブルポインタが示すデー
タテーブルの内容（出力アドレス″０”、出力テ゛−タ
”０”）をロードし、その出力アドレス（”０”）に出
力データ（”０″）を出力し、初段のカウント動作を終
了する。そして、次には、２段目の設定値（１”）をカ
ウンタ５にプリセットし、テーブルポインタを更新しく
テーブルポインタを”４”に更新）、レジスタを復帰さ
せて元のプログラム処理（？！’］込み処理に分岐する
前の処理）に戻り、次の割込みがかかるまで通常のシー
ケンス制御プログラムに基づいた演算処理を行うといっ
た動作を繰り返す。
合には、初期化を行った後に、最初の設定値（第７図で
は設定値０）をプリセットする。その設定値がカウント
アツプされると、カウンタ５からＣＰ、Ｕｌに割込みを
かけ、ＣＰＵＩは第８図に示す割込み処理を行う、即ち
、カウンタ５からの割込みがかかると、ＣＰＵＩはまず
レジスタを退避させた後、データテーブルのテーブルポ
インタをロードしくこの場合にはテーブルポインタは”
１″になっている）、このテーブルポインタが示すデー
タテーブルの内容（出力アドレス″０”、出力テ゛−タ
”０”）をロードし、その出力アドレス（”０”）に出
力データ（”０″）を出力し、初段のカウント動作を終
了する。そして、次には、２段目の設定値（１”）をカ
ウンタ５にプリセットし、テーブルポインタを更新しく
テーブルポインタを”４”に更新）、レジスタを復帰さ
せて元のプログラム処理（？！’］込み処理に分岐する
前の処理）に戻り、次の割込みがかかるまで通常のシー
ケンス制御プログラムに基づいた演算処理を行うといっ
た動作を繰り返す。
この方法によれば、＾速カウンタの設定段数を任意に設
定でき（但し、ＲＡＭ３の記憶容量に応じて設定される
データテーブルの記憶容量の範囲内）、多段設定高速カ
ウンタ用のＣＰＵのような高価なハードウェアを付加す
ることなく多段設定が可能であり、また外部クロックを
カウンタ５でカウントし、カウント７７１時にＣＰＵ
１に割込みをかけ、所定の出力アドレスに所定のデータ
を出力するので、各段のカウント動作がシーケンス制御
プログラムのスキャン速度に依存せず、出力応答のばら
つきをなくすことができる。
定でき（但し、ＲＡＭ３の記憶容量に応じて設定される
データテーブルの記憶容量の範囲内）、多段設定高速カ
ウンタ用のＣＰＵのような高価なハードウェアを付加す
ることなく多段設定が可能であり、また外部クロックを
カウンタ５でカウントし、カウント７７１時にＣＰＵ
１に割込みをかけ、所定の出力アドレスに所定のデータ
を出力するので、各段のカウント動作がシーケンス制御
プログラムのスキャン速度に依存せず、出力応答のばら
つきをなくすことができる。
［発明が解決しようとする課題１
ところが、上述のように外部カウンタであるカウンタ５
を用いた場合、停電時にはカウンタ５のカウント値がリ
セットされてしまう問題があった。
を用いた場合、停電時にはカウンタ５のカウント値がリ
セットされてしまう問題があった。
つまりは、上述の多段設定高速カウンタはカウント値の
非保持型のものとなっていた。
非保持型のものとなっていた。
本発明は上述の点に鑑みて為されたものであり、その目
的とするところは、保持型の多段設定高速カウンタを提
供することにある。
的とするところは、保持型の多段設定高速カウンタを提
供することにある。
［課題を解決するための手段］
上記目的を達成するために、本発明はシーケンス制御プ
ログラムに基づいて負荷の動作制御を行う演算処理手段
と、クロックを１つカウントする毎に演算処理手段に割
込み要求信号を出すプリセット型カウンタと、このカウ
ンタに設定する設定値、その設定値をカウンタがカウン
トアツプした時に出力されるデータ、及びそのデータが
出力されるアドレスを組にして複数組記憶するデータテ
ープルを記憶するバックアップされたメモリとで構成さ
れ、上記メモリにカウンタのカウント値を記憶させ、演
算処理手段に割込みがかかる毎にメモリの記憶したカウ
ント値を更新するようにしである。
ログラムに基づいて負荷の動作制御を行う演算処理手段
と、クロックを１つカウントする毎に演算処理手段に割
込み要求信号を出すプリセット型カウンタと、このカウ
ンタに設定する設定値、その設定値をカウンタがカウン
トアツプした時に出力されるデータ、及びそのデータが
出力されるアドレスを組にして複数組記憶するデータテ
ープルを記憶するバックアップされたメモリとで構成さ
れ、上記メモリにカウンタのカウント値を記憶させ、演
算処理手段に割込みがかかる毎にメモリの記憶したカウ
ント値を更新するようにしである。
なお、バックアップを不要とするために、不揮発性メモ
リを別個に設け、電源電圧の降下時にメモリに記憶した
カウント値を不揮発性メモリに転送するようにしても良
い。
リを別個に設け、電源電圧の降下時にメモリに記憶した
カウント値を不揮発性メモリに転送するようにしても良
い。
［作用１
本発明は、上述のように高速カウンタを構成することに
より、カウンタのカウント値をメモリに保存することが
できるようにして、停電になってもカウント値が保持さ
れるようにしたものである。
より、カウンタのカウント値をメモリに保存することが
できるようにして、停電になってもカウント値が保持さ
れるようにしたものである。
なお、不揮発性メモリを別個に設け、電源電圧の降下時
にメモリに記憶したカウント値を不揮発性メモリに転送
すると、メモリのバックアップが不要なる。
にメモリに記憶したカウント値を不揮発性メモリに転送
すると、メモリのバックアップが不要なる。
［実施例１］
第１図及び第２図に本発明の一実施例を示す。
本実施例は基本的には第６図の従来例と同じものであり
、以下に説明する魚が異なるものである。
、以下に説明する魚が異なるものである。
本実施例のＲＡＭ３としてバックアップされたものを用
い、またカウンタ５として外部クロックを１つカウント
する毎にＣＰＵＩに割込み要求信号を出すものを用いで
ある。そして、ＣＰＵＩはこの割込み要求信号を受ける
毎に第２図に示す処理を実行する。まず、カウンタ５か
ら割込み要求があると、レジスタの退避等の割込み処理
のための準備をし、ＲＡＭ３内のカウント値を１つイン
クリメントし、そのカウント値が設定値に達したかを判
断する。ここで、設定値に達した場合には、第６図従来
例と同様にして、所定の出力アドレスへの所定のデータ
の出力、次の設定値のＲＡＭ３へのセット（なお、従来
はカウンタ５にプリセットしていた）、及びテーブルポ
インタの更新等の第８図と同様の処理を行う。そして、
処理が終了した場合、あるいはカウント値が設定値に達
しない場合は、レジスタを復帰して割込み処理を終了し
、元のプログラム処理（割込み処理に分岐する前の処理
）に戻り、次の割込みがかかるまで通常のシーケンス制
御プログラムに基づいた演算処理を行うといった動作を
繰り返す、つまり、本実施例ではカウンタ５のカウント
値をＲＡＭ３上に保存して行く二とになるので、停電に
なってもカウント値が保持され、カウンタ５自身をバッ
クアップする必要がない、しかも、このようにバックア
ップされたＲＡＭａ上にカウント値を保存すると、カウ
ンタ５そのものをバックアップするよりも消費電流を少
なくできる利７点がある。
い、またカウンタ５として外部クロックを１つカウント
する毎にＣＰＵＩに割込み要求信号を出すものを用いで
ある。そして、ＣＰＵＩはこの割込み要求信号を受ける
毎に第２図に示す処理を実行する。まず、カウンタ５か
ら割込み要求があると、レジスタの退避等の割込み処理
のための準備をし、ＲＡＭ３内のカウント値を１つイン
クリメントし、そのカウント値が設定値に達したかを判
断する。ここで、設定値に達した場合には、第６図従来
例と同様にして、所定の出力アドレスへの所定のデータ
の出力、次の設定値のＲＡＭ３へのセット（なお、従来
はカウンタ５にプリセットしていた）、及びテーブルポ
インタの更新等の第８図と同様の処理を行う。そして、
処理が終了した場合、あるいはカウント値が設定値に達
しない場合は、レジスタを復帰して割込み処理を終了し
、元のプログラム処理（割込み処理に分岐する前の処理
）に戻り、次の割込みがかかるまで通常のシーケンス制
御プログラムに基づいた演算処理を行うといった動作を
繰り返す、つまり、本実施例ではカウンタ５のカウント
値をＲＡＭ３上に保存して行く二とになるので、停電に
なってもカウント値が保持され、カウンタ５自身をバッ
クアップする必要がない、しかも、このようにバックア
ップされたＲＡＭａ上にカウント値を保存すると、カウ
ンタ５そのものをバックアップするよりも消費電流を少
なくできる利７点がある。
［実施例２］
第３図乃至第５図に本発明の他の実施例を示す。
本実施例はカウント値を保持する処理動作に関しては第
１の実施例と同様に行うもので、以下の点が第１の実施
例と異なる。つまり、本実施例の場合には、第３図に示
すように、不揮発性のメモリであるＥ２ＦＲＯＭ６と、
電源（例えば、２４■）の電圧降下を検知する電圧降下
検知回路７とを新たに設け、電圧降下検知回路７の出力
をＣＰＵ １のＮＭＩ（／ンマスカプルインタラプト）
に入力し、停電時にＣＰＵ １に割込みをかけ、第４図
に示すようにＲＡＭ３に記憶しであるカウント値をＥ２
ＦＲＯＭ６に転送し、電源の復旧時に第５図に示すよう
に初期化後にＥ２ＦＲＯＭ６からＲＡＭ３にカウント値
を転送するようにしたものである。
１の実施例と同様に行うもので、以下の点が第１の実施
例と異なる。つまり、本実施例の場合には、第３図に示
すように、不揮発性のメモリであるＥ２ＦＲＯＭ６と、
電源（例えば、２４■）の電圧降下を検知する電圧降下
検知回路７とを新たに設け、電圧降下検知回路７の出力
をＣＰＵ １のＮＭＩ（／ンマスカプルインタラプト）
に入力し、停電時にＣＰＵ １に割込みをかけ、第４図
に示すようにＲＡＭ３に記憶しであるカウント値をＥ２
ＦＲＯＭ６に転送し、電源の復旧時に第５図に示すよう
に初期化後にＥ２ＦＲＯＭ６からＲＡＭ３にカウント値
を転送するようにしたものである。
なお、上記ＲＡＭ３からのＥ”ＰＲＯＭ６へのカウント
値の転送は、ＣＰＵＩ、ＲＡＭ３、ＲＯＭ４及びＥ”Ｐ
ＲＯＭ６が動作可能な電圧である間（例えば、電源回路
８の出力電圧Ｖｃｃが５Ｖに保持されている間）に行う
。従って、本実施例の場合にはＲＡＭ３もバックアップ
する必要がなく、このためバックアップのためにバッテ
リ等を必要とせず、メインテナンスが容易になる。また
、上述の場合には電圧降下検知回路７を用いてあったが
、電源スィッチ等の手動スイッチからｃｐｕｉに電圧降
下信号を与えろようにしても良い。
値の転送は、ＣＰＵＩ、ＲＡＭ３、ＲＯＭ４及びＥ”Ｐ
ＲＯＭ６が動作可能な電圧である間（例えば、電源回路
８の出力電圧Ｖｃｃが５Ｖに保持されている間）に行う
。従って、本実施例の場合にはＲＡＭ３もバックアップ
する必要がなく、このためバックアップのためにバッテ
リ等を必要とせず、メインテナンスが容易になる。また
、上述の場合には電圧降下検知回路７を用いてあったが
、電源スィッチ等の手動スイッチからｃｐｕｉに電圧降
下信号を与えろようにしても良い。
［発明の効果１
本発明は上述のように、シーケンス制御プログラムに基
づいて負荷の動作制御を行う演算処理手段と、クロック
を１つカウントする毎に演算処理手段に割込み要求信号
を呂すプリセット型カウンタと、このカウンタに設定す
る設定値、その設定値をカウンタが力７ントア７プした
時に出力されるデータ、及びそのデータが出力されるア
ドレスを岨にして複数組記憶するデータテーブルを記憶
するバックアップされたメモリとで構成され、上記メモ
リにカウンタのカウント値を記憶させ、演算処理手段に
割込みがかかる毎にメモリの記憶したカウント値を更新
しているので、カウンタのカウント値がメモリ上に記憶
され、このため停電になってもカウント値が保持される
。しかも、このようにバックアップされたメモリ上にカ
ウント値を保存すると、カウンタそのものをバックアッ
プするよりも消費電流を少なくできる。
づいて負荷の動作制御を行う演算処理手段と、クロック
を１つカウントする毎に演算処理手段に割込み要求信号
を呂すプリセット型カウンタと、このカウンタに設定す
る設定値、その設定値をカウンタが力７ントア７プした
時に出力されるデータ、及びそのデータが出力されるア
ドレスを岨にして複数組記憶するデータテーブルを記憶
するバックアップされたメモリとで構成され、上記メモ
リにカウンタのカウント値を記憶させ、演算処理手段に
割込みがかかる毎にメモリの記憶したカウント値を更新
しているので、カウンタのカウント値がメモリ上に記憶
され、このため停電になってもカウント値が保持される
。しかも、このようにバックアップされたメモリ上にカ
ウント値を保存すると、カウンタそのものをバックアッ
プするよりも消費電流を少なくできる。
また、不揮発性メモリを別個に設け、電源電圧の降下時
にメモリに記憶したカウント値を不揮発性メモリに転送
すると、メモリのバックアップが不要なり、例えばバッ
クアップのためにバフテリを用いた場合のようにメイン
テナンスが面倒になることがない。
にメモリに記憶したカウント値を不揮発性メモリに転送
すると、メモリのバックアップが不要なり、例えばバッ
クアップのためにバフテリを用いた場合のようにメイン
テナンスが面倒になることがない。
第１図は本発明の一実施例の回路図、＃１２図は同上の
ＣＰＵｆ）割込み処理を示す７ｒｊ−チャート、第３図
は他の実施例の回路図、第４図は停電時のＣＰ Ｕの割
込み処理を示す７０−チャート、ｗＩＪ５図は電源復旧
時のＣＰＵの処理を示す７０−チャート、第６図は従来
例の回路図、第７図はデータテーブルの説明図、第８図
はＣＰＵの割込み処理を示す７０−チャートである。 １はＣＰＵ、３はＲＡＭ、４はＲＯＭ、５はカウンタ、
６はＥ２ＰＲＯＭ、７は電圧降下検知回路である。
ＣＰＵｆ）割込み処理を示す７ｒｊ−チャート、第３図
は他の実施例の回路図、第４図は停電時のＣＰ Ｕの割
込み処理を示す７０−チャート、ｗＩＪ５図は電源復旧
時のＣＰＵの処理を示す７０−チャート、第６図は従来
例の回路図、第７図はデータテーブルの説明図、第８図
はＣＰＵの割込み処理を示す７０−チャートである。 １はＣＰＵ、３はＲＡＭ、４はＲＯＭ、５はカウンタ、
６はＥ２ＰＲＯＭ、７は電圧降下検知回路である。
Claims (2)
- （１）シーケンス制御プログラムに基づいて負荷の動作
制御を行うシーケンス制御装置に用いられ、カウント値
を多段設定可能な高速カウンタであって、シーケンス制
御プログラムに基づいて負荷の動作制御を行う演算処理
手段と、クロックを１つカウントする毎に演算処理手段
に割込み要求信号を出すプリセット型カウンタと、この
カウンタに設定する設定値、その設定値をカウンタがカ
ウントアップした時に出力されるデータ、及びそのデー
タが出力されるアドレスを組にして複数組記憶するデー
タテーブルを記憶するバックアップされたメモリとで構
成され、上記メモリにカウンタのカウント値を記憶させ
、演算処理手段に割込みがかかる毎にメモリの記憶した
カウント値を更新して成ることを特徴とする高速カウン
タ。 - （２）上記メモリとしてバックアップされていないもの
を用いると共に、不揮発性メモリを別個に設け、電源電
圧の降下時にメモリに記憶したカウント値を不揮発性メ
モリに転送して成る請求項１記載の高速カウンタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4330990A JPH03246603A (ja) | 1990-02-23 | 1990-02-23 | 高速カウンタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4330990A JPH03246603A (ja) | 1990-02-23 | 1990-02-23 | 高速カウンタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03246603A true JPH03246603A (ja) | 1991-11-05 |
Family
ID=12660201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4330990A Pending JPH03246603A (ja) | 1990-02-23 | 1990-02-23 | 高速カウンタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03246603A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05210404A (ja) * | 1992-01-31 | 1993-08-20 | Sharp Corp | プログラマブルコントローラ |
-
1990
- 1990-02-23 JP JP4330990A patent/JPH03246603A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05210404A (ja) * | 1992-01-31 | 1993-08-20 | Sharp Corp | プログラマブルコントローラ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0715259B1 (en) | Watchdog timer lock-up prevention circuit | |
| JPS60160096A (ja) | メモリ書き直し要求回路 | |
| US5784627A (en) | Integrated timer for power management and watchdog functions | |
| JPH0844594A (ja) | データ処理装置 | |
| JPH03246603A (ja) | 高速カウンタ | |
| JP2773546B2 (ja) | パルス発生回路 | |
| US6370651B1 (en) | Synchronizing user commands to a microcontroller in a memory device | |
| JPH0573296A (ja) | マイクロコンピユータ | |
| JPS60214044A (ja) | マイクロコンピュ−タ | |
| JP2923869B2 (ja) | イベント入力回路 | |
| JP2004171040A (ja) | タイマ回路 | |
| US5497481A (en) | Microcomputer computer system having plural programmable timers and preventing memory access operations from interfering with timer start requests | |
| JP2508026B2 (ja) | タイマ制御方式 | |
| JPH04275603A (ja) | プログラマブル・コントローラ | |
| JP2844624B2 (ja) | データ処理装置 | |
| JPH0333934A (ja) | レジスタ退避復帰方式 | |
| JP3144811B2 (ja) | 監視タイマ回路 | |
| JP2847729B2 (ja) | 情報処理装置 | |
| JPS63155330A (ja) | マイクロプログラム制御装置 | |
| JP2536102B2 (ja) | デ―タ処理装置 | |
| JPH10171654A (ja) | 高速データ演算処理装置 | |
| JPH04287421A (ja) | Ａ／ｄ若しくはｄ／ａ変換器の起動回路 | |
| JPH02310638A (ja) | マイクロプログラム制御方式 | |
| JPH01300345A (ja) | パルス発生装置 | |
| JPH04211832A (ja) | 情報処理装置 |