JPH03246768A - 論理動作シミユレータ - Google Patents

論理動作シミユレータ

Info

Publication number
JPH03246768A
JPH03246768A JP2042473A JP4247390A JPH03246768A JP H03246768 A JPH03246768 A JP H03246768A JP 2042473 A JP2042473 A JP 2042473A JP 4247390 A JP4247390 A JP 4247390A JP H03246768 A JPH03246768 A JP H03246768A
Authority
JP
Japan
Prior art keywords
don
care
logic
value
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2042473A
Other languages
English (en)
Inventor
Shigeki Masumura
茂樹 増村
Masazumi Kawada
川田 正純
Kazuo Naito
内藤 和男
Yoshiki Noguchi
孝樹 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP2042473A priority Critical patent/JPH03246768A/ja
Publication of JPH03246768A publication Critical patent/JPH03246768A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタル信号を扱う論理回路の論理動作シ
ミュレーションに係る。特に、入力信号として、少なく
とも2つ以上のディジタル値のどちらであっても良いと
いう状態値である「ドントケア」を用いて、対象とする
論理回路がとり得る任意の論理空間に対する機能動作を
解析するのに好適な、論理動作シミュレータに関する。
〔従来の技術〕
従来の論理動作シミュレータは、解析の対象とする論理
回路の主に内部ノード及び出力信号に対して不確定状態
を設けていた。不確定状態とは、動作解析時において、
ディジタル値を該論理回路の入力信号から順番に、ある
時間軸に対して該論理回路の内部ノードに伝播させてい
く課程で、ある時刻で該ノードの論理値がある1つのデ
ィジタル値に決めることができないという状態である。
なお、不確定状態の取扱い方式については、特開昭63
−20544において論じられている。
〔発明が解決しようとする課題〕
上記従来技術では、解析の対象とする論理回路の入力信
号として、少なくとも2つ以上のディジタル値のどちら
であっても良いという状態値である「ドントケア」を、
他のディジタル値と同等に用いて論理動作解析を行なう
ことについて配慮がされていない。又、不確定状態を含
んだ論理演算では、特に冗長回路が存在する場合に正常
な動作解析を行なうことができなかった。従って、該論
理回路の全論理空間に対する論理動作を解析するために
は、該論理回路の入力信号本数をN本として、2値論理
の場合でも2のN乗通りの入カバターンが必要となる。
特に入力信号本数が多くなると、入カバターン数が指数
的に増加することから、論理動作シミュレーションに要
する時間が増大し、シミュレーション結果を照合する作
業も膨大なものになってしまうという問題があった。
本発明の目的は、該論理回路の全論理空間に対する論理
動作を解析するための入カバターン数を削減し、シミュ
レーションに要する時間を減少させ、入カバターンの作
成、及びシミュレーション結果の照合を簡単にすること
にある。
〔課題を解決するための手段〕
上記目的は、従来の論理動作シミュレータにおいて、少
なくとも2つ以上のディジタル値のどちらであっても良
いという状態値である「ドントケア」を、他のディジタ
ル値と同様に入力信号として用いて動作解析することが
できる機能を設けることにより、達成される。
〔作用〕
入カバターンにドントケアを用いて論理回路の動作解析
を行なうことにより、ドントケアを入力した信号がその
時の出力値に影響しているか否かを検証することができ
る。すなわち、ドントケアを入力した信号にその系でと
り得る任意のディジタル値の全組合せを仮定したときに
出力信号の論理値が変わらない場合については、その系
でとり得る任意のディジタル値の全組合せを実際に入力
して動作解析した場合と等価な解析結果を得ることがで
きる。従って、その分だけ動作検証のための入カバター
ン数を削減することができる。
〔実施例〕
以下1本発明の一実施例を図面を用いて説明する。
第1図は、3人力2出力の2値論理を例にとり、論理設
計の一手法を、設計階層ごとに模式的に流れ図として示
したものである。
110は機能動作を設計する工程である。この工程では
、組合せ回路ごとに111に示したような機能表を用い
て、入力信号の全論理空間に対する出力信号の論理値を
定義する。該論理の機能表111は、その−例として3
本の入力信号A、B。
Cのとりうる全論理空間に対して、そのときの出力X、
Yの論理値を定義している。入力信号の論理値の組合せ
は、この場合2の3乗で8通りあるが、機能表111で
はドントケア(機能表111中の*:0でも1でもどち
らでもよい状態)を用いた5つの組合せで表現している
ここで、ドントケアを指定した信号は、論理値が0であ
っても1であっても、その行で定義されている出力値に
影響を与えない。すなわち、その行で定義されている出
力信号の論理値は、ドントケアを指定した信号以外の入
力信号の論理値の組合せだけで決まっている。式112
,113は、それぞれ出力信号X、Yのプール代数式で
ある。
120は1機能動作設計工程110で作成した機能表1
11を基にして、実際の論理ゲートに展開設計する工程
である。この工程では、機能表111に対応する論理回
路121を実際の論理ゲートを用いて設計する。
130は、論理ゲート展開工程120で設計した論理回
路121単体、及びその他の論理回路133.134,
135と接続した状態で、その論理動作を検証する工程
である。すなわち、ドントケア入力を用いた動作シミュ
レーションを行なう。
以下、論理動作検証工程130に示した例について、よ
り詳細に説明する。
今、論理回路121のみの論理動作を検証する場合を考
えると、入力端子A、B、Cに機能表111で定義した
ドントケアを含んだパターンをそのまま入力することで
、出力端子125,126に機能表111で定義した論
理値が得られるかどうかを確認することができる°、す
なわち、入力端子A、B、Cに、(0,O,O) 、(
0,1,*)、(0,*、1)  、 (1,O,傘)
、(1,1,申)の5パターンを入力して、出力端子X
、Yにそれぞれ、(0,1)、(0,O)、(0,O)
、(1゜O)、(0,1)が出力されることを確かめれ
ば、論理回路121の全論理空間に対してその論理動作
を確認することができる。(但し、記号本はドントケア
を表す。) なぜなら、機能表111を基にして設計した論理121
の動作解析においては、ドントケアを指定した信号がそ
の行で定義されている出力値に影響を与えていればドン
トケアが出力され、該信号が該出力値に影響を与えてい
なければ該出力値がそのまま出力される。すなわち、該
機能表で定義したパターンと同じパターンで、その系で
とり得る任意のディジタル値の全組合せを実際に入力し
て動作解析した場合と等価な動作検証になっているから
である。
第4図に、2値論理におけるドントケアを含んだ論理演
算定義の一例を示す。項番1〜5はドントケア入力の代
りにO/1を入力したときに、出力が変化しなければそ
の値、出力が変化すればドントケアを出力することを示
す。項番6〜11では、入力されるドントケアの従属関
係によって出力値が決まり、互いに反転関係にある入力
信号が少なくとも1組ある場合のみ、AND演算では0
を、OR演算では1を出力し、それ以外の場合はドント
ケアを出力することを示す。又、NOR。
NANDAND演算はそれぞれ出力値が反転するものと
する。
第1図で示した例では、入力A、B、Cが互いに独立だ
とすると、機能表111で定義したパターンをそのまま
入力しているかぎり、第4図に示した2値論理に関する
ドントケアを含んだ論理演算定義のうち項番1〜5を適
用するだけで動作解析することができる。
次に、論理回路121の出力であるX、Yを入力として
この2本の信号のORをとった出力信号131を生成す
る論理回路133を接続して、全体として入力信号がA
、B、’Cの3人力で、出力信号がZの1出力である論
理回路の動作解析を考える。
今、入力信号A、B、Cに論理値(1,傘、0)を入力
すると、論理回路121の出力X、Yは、それぞれ式1
12,113を用いて、それぞれ、1・本、0・串・1
+1・童となるから、第4図の項番1〜3で定義した論
理演算により、それぞれ、串、*となる。従って、論理
回路133のORに着目すると、第4図の論理演算定義
の項番11を満たすことから、論理回路133の出力Z
の値を1とすることができる。ここで、*とはネの代り
に1及びOを仮定したときに1本のノードはそれぞれ0
及び1となることを示す。
論理回路133の出力2は、その入力信号が式112.
113で表されることから式132で表すことができ、
式132にA=1.B=*、C=0を代入すると1+傘
・1=1となって上記の解析結果が正しいことがわかる
上記の例では2つの論理回路121,133を接続する
と、結果的に、出力2を生成するためには冗長な、B+
Bという項を演算する冗長回路が存在するために、論理
回路133の論理演算においてドントケア同志の論理演
算が必要となる。
ここで、冗長回路とは、その入力信号にその系で取り得
るディジタル値の全ての組合せを入力しても出力値が変
化しない回路構成をいう。
次に、冗長回路の動作解析について説明する。
第2@は代表的な冗長回路であり、過渡的な状態を除け
ば入力21がOであっても1であっても、出力23は1
となる。
今、該冗長回路の入力21に不確定状態が入力された場
合を考えると、出力ノード23には不確定状態が出力さ
れてしまう。これは、入力ノード21に設定された不確
定状態が、インバータ24によって反転されてもその出
力ノード22は不確定状態となり、NAND25に入力
されるノード21の不確定状態と区別がつかなくなり、
不確定状態同志が入力されるNAND25の出力ノード
23も不確定状態になってしまうことによる。すなわち
、不確定状態が、成るノードの論理値を特定のディジタ
ル値に決めることができないという事象のみを伝達する
状態値であり、その系でとり得る全てのディジタル値を
仮定して動作解析を行なうための状態値ではないことに
よる。
このように、不確定状態を入力して動作解析したときに
その解析結果が実動作と異なる可能性があるのは、論理
演算の単位である論理ゲートの入力信号に2つ以上の不
確定状態が入力され、なおかつ該論理ゲートのその他の
入力信号に入力されているディジタル値で該不確定状態
が打ち消されない場合である。
これに対して、本発明で取扱うドントケアは。
結果的にその系でとり得る全てのディジタル値、又はそ
の全ての組合せを仮定して動作解析を行なうための状態
値である。従って、第2図の入力21にドントケアを入
力すると、以下のようにして出力23を1と判定するこ
とができる。すなわち、入力21にドントケアを入力す
ると、インバータ24の出力22は、第4図の項番5に
従ってドントケアとなる。その結果NAND素子25の
入力は2本ともドントケアとなるが、入力22はもう一
方の入力21の反転信号となっていることから、第4図
の項番8に従い、出力23を1とすることかできる。つ
まり、入力21に設定したドントケアに1及びOを仮定
したときに、出力22の値はそれぞれO及び1になって
いることを示すドントケアの反転状態によって、第4図
の項番8の条件を判別することができる。
第2図のように、解析の対象とする論理回路の入力信号
のうちただ1本の信号にのみドントケアが入力された場
合は、ドントケアの反転状態を定義して論理演算を行な
えば、第4図の項番8、及び11にあてはまる場合が容
易に判定できることから、冗長な論理を含んでいても正
確に動作解析することができる。
すなわち、動作解析時の論理演算の単位である論理ゲー
トの入力信号に伝播してきたドントケアが、解析の対象
としている論理回路の入力信号、又は該論理回路の内部
ノードのうちの1箇所のドントケアに起因するものであ
る場合は、ドントケアの反転状態を定義して論理演算を
行なっていくことで、ドントケアを用いた動作解析が可
能となる。
次に、第3図は、第2図で示した回路を一般化したもの
である。すなわち、NAND素子25への入力21の代
りに別の信号31が入力されており、入力信号21.3
1は任意の論理回路A41゜B42によって生成された
ものである場合を考える。ここで、入力信号21.31
が両者共ドントケアであるとすると、一般に、両者の従
属関係を判定することは難しいことから、第2図の場合
のようにドントケアの反転状態を用いた演算を行なうこ
とはできない。
この場合の一実現手法として、NAND素子25の出力
信号23について、初段の入力信号を用いた論理式を作
成し、その論理式から冗長項を除いたものに第4図の論
理演算を適用すれば解析することができる。なぜなら、
ドントケアを2つ以上含む論理演算結果がドントケアに
ならずにある1つのディジタル値に決まるためには必ず
冗長回路が存在して、論理式で表すとそれに起因する冗
長項が含まれているからである。しかしながら、このよ
うに論理式を用いて冗長項を削除する方式では、動作解
析時の論理演算単位を越えて、各内部ノードに伝播する
全てのドントケアについて論理式を生成する必要がある
ため、実現可能ではあるが論理動作の解析アルゴリズム
が複雑になってしまい、シミュレーションに要する時間
も増大する可能性がある。
又、別の実現手法として、入力信号に伝播してきたドン
トケアの原因となっている互いに独立なドントケアノー
ドを特定し、このノードのドントケアを0/lに置き換
えて解析する方法がある。
この場合、ドントケアの指定された信号に対して・その
系で取り得るディジタル値の全ての組合せについて動作
解析を行なう。その結果、入力信号値のそれぞれの組合
せに対して、出力が変化しなければその値、出力が変化
すればドントケアを出力するという機能を設けることで
、見かけ上ドントケアを用いた動作解析を行なうことが
できる。
第2の手法においては、入力信号に伝播してきたドント
ケアの原因となっている互いに独立なドントケアノード
がn個あるとすると、入カバターンの組合せは2のn乗
通りとなり、論理回路内に伝播する全てのドントケアに
ついて適用することができない。従って、第2の手法を
適用する場合の条件を、次のように限定する。
動作解析時の論理演算の単位である論理ゲートの入力信
号に伝播してきたドントケアが複数個あり、該論理ゲー
トのその他の入力信号に入力されているディジタル値で
該ドントケアが打ち消されない場合で、なおかつ該ドン
トケアが解析の対象としている論理回路の入力信号、又
は該論理回路の内部ノードのうちの複数箇所のドントケ
アに起因するものである場合に、第2の手法を適用する
ことする。
以下、上記で説明した動作解析を行なうためのシミュレ
ーション方式について詳細に説明する。
第5図は、ドントケアを含んだ動作解析時の論理演算単
位の演算処理フローである。但し、簡単のため論理演算
単位としてA N D 、 OR、N A N D 。
NOR,NOTのみを仮定している。
まず51で、該演算単位の入力信号のなかにドントケア
が含まれていなければ、従来通りの確定したディジタル
値同志の動作解析を行なう。
入力信号のなかにドントケアが含まれているとき、52
でその他の確定したディジタル値の入力信号によって該
ドントケアが打ち消されれば、該演算単位の演算定義に
従って確定するディジタル値を出力する。すなわち、該
演算単位がAND、若しくはNANDの場合は、入力信
号の中に論理値Oが1本でも含まれていれば、その出力
値をANDならば0、NANDならば1とする。又、該
演算単位がOR1若しくはNOHの場合は、入力信号の
中に論理値0が1本でも含まれていれば、その出力値を
ORならば1、NORならばOとする。
次に、入力信号のなかにドントケアが含まれていて、な
おかつその他の確定したディジタル値の入力信号によっ
て該ドントケアが打ち消されない場合、53でドントケ
ア入力が1本なら、出力信号に該ドントケアを伝播させ
る。すなわち、該演算単位がAND、若しくはORなら
ば該ドントケアをそのまま出力値とし、該演算単位がN
 A N D 。
NOR,NOTならば該ドントケアの反転を出力値とす
る。但し、動作解析の対象としている論理回路内に伝播
するドントケアは真/偽の極性付きで、全て識別番号を
付するものとし、識別番号の付与規則の詳細は第6図、
第7図で説明する。
53で、入力信号のなかに複数のドントケアがある場合
、54で各ドントケア間の従属関係を調べ、全てのドン
トケアが互いに独立ならば、新たな識別番号を持つドン
トケアを出力値とし、全て同じ識別番号のドントケアで
極性も同じならば、極性を演算して該ドントケアを出方
に伝播させる。
又、55で、同じ識別番号のドントケアでなおかつその
極性が互いに反転関係にある組合せが1組でもあれば、
AND、NORのときOを出力値とし、OR,NAND
のとき1を出力値とする。
互いに従属関係にある複数のドントケア入力が有り、上
記のどの条件にもあてはまらない場合は、56に示す通
り、該ドントケアの原因となっている互いに独立なドン
トケアのうち、該ドントケア間の従属関係に関与するド
ントケアのみをO/1に展開し、その全ての組合せにつ
いて動作解析を行なって、該演算単位の出力値が全て同
じならその値を、1つでも違う値が存在するなら新たな
識別番号を持つドントケアを出力値とする。
次に、本シミュレーション方式を、第6図に示した論理
回路を例にとり、第7図、第8図を用いて更に詳細に説
明する。
第6図は、冗長回路を含んだ論理回路の一例である。
今、入力信号10,11.12の全てにドントケアを入
力して動作解析する場合を考える。
まず、初段の入力ノード10,11,12のドントケア
は互いに独立であるとして、識別番号をそれぞれ0,1
.2として横割を真と仮定する。
第7図はドントケアの来歴テーブルで、論理回路内に伝
播するドントケアがそれぞれ初段のどのドントケア入力
に起因するものであるかを記録しておき、各ドントケア
間の従属関係を調べることができる。識別番号0,1.
2のドントケアには、関係する初段のドントケア番号が
無く、互いに独立であることが判る。
まず、ノート13の値は、互いに独立なドントケア同志
が入力されているNORの出力であるから、新たな識別
番号が3で極性が真のドントケア、*3とする。以下、
説明のため、ドントケアを記号−で表し、識別番号をそ
の後に付けて、極性が真のものを申n、偽のものを*n
とし、更に記号−の後に来歴情報をコンマで区切って、
傘n−k。
1、mのように表す。
*3は*0と−1から新たに生成されたドントケアであ
るから、第7図に示すように、関係する初段のドントケ
ア番号が0.1という来歴情報を持っている。
ノード14の値も同様にして、傘4−0.1となる。
次にノード15の値は、ノード13の傘3−0゜1とノ
ード14の$4−0.1のNOR演算結果となっている
。ここで、寧3と*4は識別番号は違うが、来歴情報が
Oと1で重なっている。従つて、両者の従属関係に関与
している独立なドントケアは*0と$1であることがわ
かる。これによって、ノード10とノード11のドント
ケアをO/1に展開し、その全ての組合せについて動作
解析を行なってノード15の値を求めると、第8図に示
したようになる。すなわち、ノード10とノード11の
O/1組合せ(0,0)、(0,1)、(1,0)に対
しては全て0となるが、入力(1゜1)にたいしては1
となって、出力結果が異なる。
故に、ノード15の値は*5となる。又、来歴情報は*
3と$4の来歴情報を元に、−0,1となる。
ノード16の値は、ノード14の−4−0,1とノード
15の中5−0.1のNAND演算結果となっている。
従って、上記ノード15の場合と同様に、ノード10と
ノード11のドントケアを0/1に展開し、その全ての
組合せについて動作解析を行なってノード16の値を求
めると、第8図に示したようになる。すなわち、全ての
入力組合せにたいして出力結果が1となる。故にノード
16の値は1となり、来歴情報は*4と申5の来歴情報
を元に、−〇、1である。
次に、ノード17の値は、ノード12の宰2のNOT演
算出力であることから、率2となる。従って、ノード1
8の値は、*2と*2のNOR演算であり、識別番号が
同じで互いに反転関係にあることから、Oとなる。
ノード19の値は、Oと申5のNANDであるから、1
となり、ノード20の値は、1と1のNANDでOとな
る。
次に、ノード21の値は、*5−Q、1と串2のN O
R演算であり、来歴情報が重複していないことから傘5
と串2は互いに独立であることが判る。従って、串6と
なり、来歴情報は、−0,1゜2となる。
〔発明の効果〕
本発明によれば、入カバターンにドントケアを用いて論
理回路の動作解析が行なえるので、動作検証のための入
カバターン数を削減することができる。
一般にN本の入力信号がある論理回路を、該入力信号の
全論理空間に対して動作解析するためには、2値論理の
場合でも2のN乗通りの入カバターンが必要となる。し
かしながら、実際の論理回路で、入力信号の全論理空間
に対して該論理の出力信号を全て異なる論理値の組合せ
にすることは、メモリ装置のアドレスデコーダ等の特殊
な回路を除いて、はとんど無いといえる。
又、実際の論理回路では、入力信号に伝播してきたドン
トケアをIloに展開して動作解析しなければならない
ような冗長回路は、テスティング効率を上げるために極
力少なくして最小限に押さえるのが一般的である。
従って、N本の入力信号がある論理回路の出力信号の論
理値の組合せが、該入力信号の論理値の組合せに対して
M通りのパターンで定義することができるとすると、2
値論理の場合2のN乗通りからM通りを差し引いた分だ
け、入カバターン数を削減することができ、その分シミ
ュレーションに要する時間を減少させ、入カバターンの
作成、及びシミュレーション結果の照合が簡単になると
いう効果がある。
【図面の簡単な説明】
第1図は、本発明の一実施例における設計検証までの工
程を示した図、第2図は第1図によって設計される可能
性のある冗長回路の典型例を示す図、第3図は第2図の
例を一般化した回路例を示す図、第4図は2値論理にお
けるドントケアを含んだ論理演算定義の一例を示す図、
第5図はドントケアを含んだ動作解析時の論理演算単位
の演算処理フローを示す図、第6図は冗長論理を含んだ
論理回路例を示す図、第7図はドントケア来歴テーブル
を示す図、第8図はドントケアをO/1に展開して動作
解析する場合のパターン例を示す図である。 111・・・入カバターンにドントケアを用いた機能表
、130・・・ドントケア入力を用いた論理動作検証工
程、131・・・冗長回路を含んだ出力信号(ドントケ
ア同志の演算結果が、ある1つのディジタル値になる場
合)。 纂 図 Z 図 ■ 図 ■ 図 不 凹 冨 国 /’/ 頁 図 不 図

Claims (1)

  1. 【特許請求の範囲】 1、ディジタル信号を扱う論理の模擬動作において、少
    なくとも2つ以上のディジタル値のどちらであつても良
    いという状態値であるドントケアを、その他のディジタ
    ル信号と同様に入力信号として使用し、該ドントケアを
    含む論理動作を解析する機能を有することを特徴とする
    論理動作シミュレータ。 2、前記ドントケアを含む論理動作において、ドントケ
    アを指定した信号に、その系でとり得る任意のディジタ
    ル値を仮定したとき、出力がある1つのディジタル値と
    なる場合にはそのディジタル値を出力とし、出力が2つ
    以上の値をとる場合にはドントケアを出力とする論理演
    算を行うことを特徴とする請求項1記載の論理動作シミ
    ュレータ。 3、前記ドントケアを含む論理動作において、2つ以上
    のドントケアを含む入力信号から成る論理演算が、該ド
    ントケア信号について冗長な回路構成となつている場合
    、該ドントケア信号にその系でとり得る任意のディジタ
    ル値を仮定したときに出力となるディジタル値、又はド
    ントケアを出力とすることを特徴とする請求項1記載の
    論理動作シミュレータ。 4、前記ドントケアを含む論理動作を解析する手段とし
    て、動作解析の対象とする論理回路内に伝播するドント
    ケアに識別番号と来歴情報を付加し、該ドントケアの極
    性を判定して論理演算をする機能を設けたことを特徴と
    する請求項1記載の論理動作シミュレータ。 5、前記ドントケアを含む論理動作を解析する手段とし
    て、動作解析の対象とする論理回路の任意のノードにお
    いて、該ノードの値を決定する論理演算単位の入力とな
    つているドントケアを識別し、該ドントケアの来歴情報
    を基に該ドントケアの原因となつている互いに独立なド
    ントケアを特定して、その互いに独立なドントケアの設
    定されている信号のみを、その系で取り得るディジタル
    値の全ての組合せに展開して動作解析を行ない、その結
    果が全て同じ値ならそのディジタル値を、それ以外なら
    ドントケアを該ノードの値とする機能を設けたことを特
    徴とする請求項1記載の論理動作シミュレータ。 6、前記模擬動作の対象とする論理を複数の組合せ回路
    に分割し、該組合せ回路のそれぞれを、少なくとも1組
    はドントケアとその他のディジタル値で表現した入力信
    号の論理値の組合せに対して出力信号の論理値を定義し
    た機能動作情報をもとに、該論理の動作解析を行なうこ
    とを特徴とする請求項1記載の論理動作シミュレータ。
JP2042473A 1990-02-26 1990-02-26 論理動作シミユレータ Pending JPH03246768A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2042473A JPH03246768A (ja) 1990-02-26 1990-02-26 論理動作シミユレータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2042473A JPH03246768A (ja) 1990-02-26 1990-02-26 論理動作シミユレータ

Publications (1)

Publication Number Publication Date
JPH03246768A true JPH03246768A (ja) 1991-11-05

Family

ID=12637033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2042473A Pending JPH03246768A (ja) 1990-02-26 1990-02-26 論理動作シミユレータ

Country Status (1)

Country Link
JP (1) JPH03246768A (ja)

Similar Documents

Publication Publication Date Title
Whittemore et al. SATIRE: A new incremental satisfiability engine
Berman et al. Functional comparison of logic designs for VLSI circuits
Carmona et al. New region-based algorithms for deriving bounded Petri nets
Chang et al. Circuit optimization by rewiring
US5673420A (en) Method of generating power vectors for cell power dissipation simulation
JPH02144674A (ja) 論理回路シミュレーション装置
JPH04211871A (ja) 論理設計の検証支援システム
Raik et al. Fast test pattern generation for sequential circuits using decision diagram representations
KR100521289B1 (ko) 트랜지스터 회로의 타이밍 특성 추출 방법, 타이밍 특성라이브러리를 기억한 기억 매체, lsi의 설계 방법, 및게이트 추출 방법
US5491639A (en) Procedure for verifying data-processing systems
JPS63145549A (ja) 論理回路シミユレ−シヨン方法
JP2985922B2 (ja) 論理関数データ処理装置
Keim et al. Polynomial formal verification of of multipliers
Drechsler Verification of multi-valued logic networks
US20030018462A1 (en) Multi-clock system simulation
JPH03246768A (ja) 論理動作シミユレータ
US7747972B2 (en) Methods and apparatuses for timing analysis of electronic circuits
JPH1091677A (ja) シミュレーション/エミュレーションの効率を増すための論理変換方法
Kaiss et al. Seqver: A sequential equivalence verifier for hardware designs
JP3808129B2 (ja) 組み合わせ論理回路における真理値表作成装置
Aarna et al. Parallel fault simulation of digital circuits
US5467292A (en) Logical operation method employing parallel arithmetic unit
JP3196735B2 (ja) 順序回路等価検証装置、方法及び記録媒体
JP2003030270A (ja) 同期式順序回路のプロパティ検証方法および装置
Kazma et al. Analysis of SEU propagation in combinational circuits at RTL based on satisfiability modulo theories