JPH0324712A - Capacitor and manufacture thereof - Google Patents
Capacitor and manufacture thereofInfo
- Publication number
- JPH0324712A JPH0324712A JP16006989A JP16006989A JPH0324712A JP H0324712 A JPH0324712 A JP H0324712A JP 16006989 A JP16006989 A JP 16006989A JP 16006989 A JP16006989 A JP 16006989A JP H0324712 A JPH0324712 A JP H0324712A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrode
- dielectric film
- capacitor
- insulating groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
発明の技術分野
本発明は、電気容量が大きく、かつ耐電圧性に優れたコ
ンデンサ、特に積層型のコンデンサに関する。DETAILED DESCRIPTION OF THE INVENTION Technical Field of the Invention The present invention relates to a capacitor having a large capacitance and excellent voltage resistance, particularly a multilayer capacitor.
発明の技術的背景
コンデンサの一つとして誘電体の薄膜からなる薄膜コン
デンサがある。これは基板上に下部電極、誘電体膜、上
部電極を、この順に積層してある。TECHNICAL BACKGROUND OF THE INVENTION One type of capacitor is a thin film capacitor made of a dielectric thin film. In this structure, a lower electrode, a dielectric film, and an upper electrode are laminated in this order on a substrate.
このような薄膜コンデンサでは、電気容量は誘電体膜の
誘電率に比例し、誘電体膜の厚さに反比例するため、容
量を大きくするためには、誘電率の大きな材料を用いる
か、誘電体膜を薄くすればよい。一般に誘電率の大きな
材料は誘電率の温度変化が大きいことから、このような
材料を誘電体膜として用いた薄膜コンデンサでは、コン
デンサ容量が温度変化によって大きく変動することにな
る。In such thin film capacitors, the capacitance is proportional to the permittivity of the dielectric film and inversely proportional to the thickness of the dielectric film. Therefore, in order to increase the capacitance, a material with a high permittivity must be used or a dielectric material All you have to do is make the film thinner. Generally, materials with a high dielectric constant have a large change in dielectric constant with temperature, so in a thin film capacitor using such a material as a dielectric film, the capacitance of the capacitor varies greatly with changes in temperature.
そこで、温度係数の小さな材料を誘電体薄膜として用い
、その容量を向上させるために、誘電体の膜厚を薄くす
ることが考えられる。しかしながら、このような場合に
は、誘電体の厚さを十分に薄くしないと、満足な電気容
量が得られない。しかもこのように誘電体膜が薄いと下
地の凹凸や異物などによって、耐電圧が小さくなるとい
う問題がある。Therefore, it is conceivable to use a material with a small temperature coefficient as the dielectric thin film and reduce the thickness of the dielectric film in order to improve its capacity. However, in such cases, a satisfactory capacitance cannot be obtained unless the thickness of the dielectric is made sufficiently thin. Moreover, when the dielectric film is thin like this, there is a problem in that the withstand voltage becomes small due to unevenness or foreign matter in the underlying layer.
さらに従来の薄膜コンデンサでは、基板上に下部電極と
誘電体膜とをこの順で積層してあるため、誘電体膜を焼
成する際に下部電極も高温にさらされることから、耐熱
性に優れたpt等の電極を用いる必要があった。しかも
、このような耐熱性電極を用いた場合には、基板との間
に密着層が必要となり、電極作製工程が複雑でコストも
かかる。Furthermore, in conventional thin film capacitors, the lower electrode and dielectric film are laminated in this order on the substrate, so the lower electrode is also exposed to high temperature when the dielectric film is fired, resulting in excellent heat resistance. It was necessary to use an electrode such as PT. Moreover, when such a heat-resistant electrode is used, an adhesive layer is required between the electrode and the substrate, making the electrode manufacturing process complicated and costly.
なお、Si基板の表面を熱酸化して得られるケイ素酸化
物層をコンデンサとして利用することは集積回路では知
られているが、個別コンデンサとして、電気容量を向上
させるためにケイ素酸化物層の膜厚を薄くすると、耐電
圧性が低下するという問題点を有していた。It is known that a silicon oxide layer obtained by thermally oxidizing the surface of a Si substrate is used as a capacitor in integrated circuits, but as an individual capacitor, a film of silicon oxide layer is used to improve capacitance. When the thickness was reduced, there was a problem in that the withstand voltage property decreased.
また、第3図に示すように、電気容量を大きくするため
に、誘電材料から或る複数のセラミックシ一ト22を、
左右交互に配置された内部電極24を介して積層し、一
層おき毎の内部電極24を別々の外部電極26.26で
接続するようにしたセラミック積層コンデンサ20も知
られている。In addition, as shown in FIG. 3, in order to increase the capacitance, a plurality of ceramic sheets 22 are made of dielectric material.
A ceramic multilayer capacitor 20 is also known in which the capacitors are laminated with internal electrodes 24 arranged alternately on the left and right sides, and the internal electrodes 24 of every other layer are connected by separate external electrodes 26 and 26.
このような実情から、本発明者等は、表面に誘電体膜が
形成されたSi基板を積層して電気容量の増大を図るこ
とができるコンデンサを開発中であるが、誘電体膜とな
るセラミックシ一ト22を積層する場合に比較して、誘
電体膜が形成されたSL基板を積層する場合には、81
基板も内部電極として機能することから、第3図に示す
ような積層構造でコンデンサを構成することはできなか
った。Under these circumstances, the present inventors are developing a capacitor that can increase the capacitance by laminating Si substrates with a dielectric film formed on the surface, but the Compared to the case of stacking sheets 22, when stacking SL substrates on which dielectric films are formed, 81
Since the substrate also functions as an internal electrode, it was not possible to construct a capacitor with a laminated structure as shown in FIG.
発明の目的
本発明は、このような実情に鑑みてなされ、電気容量が
大きく、かつ耐電圧性に優れたコンデンサおよびその製
造方法を提供することを目的とする。OBJECTS OF THE INVENTION The present invention was made in view of the above circumstances, and an object of the present invention is to provide a capacitor having a large capacitance and excellent voltage resistance, and a method for manufacturing the same.
発明の概要
このような目的を達或するために、本発明に係るコンデ
ンサは、複数のSi基板と、各Si基板の表裏面に形戊
されたケイ素酸化物からなる誘電体膜とを有し、前記誘
電体膜が形成されたSi基板が内部電極を介して膜厚方
向に積層してあり、各内部電極の一側端部には絶縁溝が
形成してあり、各内部電極における絶縁溝が形成されて
いる側の各si基板の一側端面には、第1外部電極が接
続してあり、絶縁溝が形或されていない側の各内部電極
の一側端面には、第2外部電極が接続してあることを特
徴としている。Summary of the Invention In order to achieve the above object, a capacitor according to the present invention includes a plurality of Si substrates and a dielectric film made of silicon oxide formed on the front and back surfaces of each Si substrate. , the Si substrates on which the dielectric films are formed are laminated in the film thickness direction with internal electrodes interposed therebetween, an insulating groove is formed at one end of each internal electrode, and an insulating groove in each internal electrode is formed. A first external electrode is connected to one side end surface of each Si substrate on the side where the insulating groove is formed, and a second external electrode is connected to one side end surface of each internal electrode on the side where the insulating groove is not formed. It is characterized by connected electrodes.
本発明では、前記Si基板の比抵抗が0.1Ω・(1)
以下であることが好ましい。In the present invention, the specific resistance of the Si substrate is 0.1Ω・(1)
It is preferable that it is below.
本発明では、複数のSi基板相互を電気的に接続して電
極の一部とする電極構造を有しているため、従来のよう
に基板上に下部電極と誘電体膜とをこの順で積層する必
要がなく、誘電体膜を焼戊する際に生じる虞のある下部
電極の劣化の心配がなくなる。また本発明では、Si基
板の表裏面に形成されたケイ素酸化物を誘電体膜として
用いていることから>誘電体膜とSL基板との密着性が
向上すると共に、誘電体膜のクラック等を防止すること
が可能である。しかも、Si基板を熱酸化して得られる
ケイ素酸化物膜は、比誘電率が4以下と小さいが、膜が
緻密で耐電圧も高いことから、誘電体膜の耐電圧性も向
上する。さらに本発明では、Si基板の片側表面のみで
なく、裏側表面にもケイ素酸化物膜層を設けており、こ
れを誘電体膜として利用しており、しかもこのようにケ
イ素酸化物層が形成されたSi基板を内部電極を介して
積層しているので、Si基板の片面だけに誘電体膜を形
成する場合に比較して、電気容量が複数倍になる。Since the present invention has an electrode structure in which a plurality of Si substrates are electrically connected to each other and become part of the electrode, the lower electrode and the dielectric film are laminated in this order on the substrate as in the conventional case. There is no need to do so, and there is no need to worry about deterioration of the lower electrode that may occur when burning out the dielectric film. Furthermore, in the present invention, since silicon oxide formed on the front and back surfaces of the Si substrate is used as the dielectric film, the adhesion between the dielectric film and the SL substrate is improved, and cracks in the dielectric film can be prevented. It is possible to prevent this. Furthermore, although the silicon oxide film obtained by thermally oxidizing a Si substrate has a small dielectric constant of 4 or less, the film is dense and has a high withstand voltage, so that the withstand voltage property of the dielectric film is also improved. Furthermore, in the present invention, a silicon oxide film layer is provided not only on one side surface of the Si substrate but also on the back surface, and this is used as a dielectric film, and the silicon oxide layer is formed in this way. Since the Si substrates are laminated via internal electrodes, the capacitance is multiplied compared to the case where a dielectric film is formed on only one side of the Si substrates.
また、本発明に係るコンデンサの製造方法は、複数のS
i基板の表裏面にケイ素酸化物から成る誘電体膜を形成
し、これら誘電体膜が形成されたSi基板相互を、間に
内部電極が介在されるように積層し、各内部電極の一側
端面に絶縁溝を形成し、その前後に、絶縁溝が形成され
ていない側の各Si基板の側端面にケイ素酸化物から或
る誘電体膜を形成し、絶縁溝が形成されている側の各S
i基板の一側端面に、これらを接続する第1外部電極を
形成すると共に、絶縁溝が形成されていない側の各内部
電極の一側端面に、これらを接続する第2外部電極を形
戊することを特徴としている。Further, the method for manufacturing a capacitor according to the present invention includes
A dielectric film made of silicon oxide is formed on the front and back surfaces of the i-substrate, and the Si substrates on which these dielectric films are formed are stacked with internal electrodes interposed between them, and one side of each internal electrode is An insulating groove is formed on the end face, a dielectric film made of silicon oxide is formed on the side end face of each Si substrate on the side where the insulating groove is not formed, and a dielectric film is formed on the side end face of each Si substrate on the side where the insulating groove is formed. Each S
A first external electrode is formed on one end surface of the i-substrate to connect these, and a second external electrode is formed on one end surface of each internal electrode on the side where the insulating groove is not formed to connect these. It is characterized by
このような本発明に係るコンデンサの製造方法によれば
、内部電極の一側端部に絶縁溝を設けてあるため、各S
i基板を共通の第1外部電極で接続する工程が容易とな
る。According to the method for manufacturing a capacitor according to the present invention, since the insulating groove is provided at one end of the internal electrode, each S
This facilitates the process of connecting the i-substrates using the common first external electrode.
発明の具体的説明
以下、本発明に係るコンデンサについて具体的に説明す
る。DETAILED DESCRIPTION OF THE INVENTION The capacitor according to the present invention will be specifically described below.
第1図は本発明に係るコンデンサの一例を示す断面図、
第2図は同実施例に係るコンデンサの製造方法を示す断
面図である。FIG. 1 is a sectional view showing an example of a capacitor according to the present invention;
FIG. 2 is a sectional view showing a method of manufacturing a capacitor according to the same embodiment.
第1図に示すように、本発明に係るコンデンサ2は、複
数のSi基板4と、各Si基板4の表裏面に形成された
誘電体膜6とを有する。本発明では、このような誘電体
膜6が形成されたSi基板4が内部電極8を介して膜厚
方向に積層して設けられている。As shown in FIG. 1, a capacitor 2 according to the present invention includes a plurality of Si substrates 4 and a dielectric film 6 formed on the front and back surfaces of each Si substrate 4. In the present invention, Si substrates 4 on which such dielectric films 6 are formed are stacked in the film thickness direction with internal electrodes 8 interposed therebetween.
内部電極8は、重ね合わされたSi基板4の誘電体膜6
間に介在されていると共に、積層体の土下端にも位置す
るようになっている。The internal electrode 8 is a dielectric film 6 of the superimposed Si substrates 4.
It is interposed between them and is also located at the bottom end of the laminate.
誘電体膜6間に介在された各内部電極8における一側端
部8には、絶縁溝9が形成してある。An insulating groove 9 is formed in one end portion 8 of each internal electrode 8 interposed between dielectric films 6 .
第1図に示す実施例では、絶縁溝9が形成されていない
側のSi基板4の側端面4aにもケイ素酸化物から成る
誘電体膜6aが形或してある。この部分の誘電体膜6a
は、Si基板4と後述する第2取出用電極16との絶縁
層となる。In the embodiment shown in FIG. 1, a dielectric film 6a made of silicon oxide is also formed on the side end surface 4a of the Si substrate 4 on the side where the insulating groove 9 is not formed. Dielectric film 6a in this part
serves as an insulating layer between the Si substrate 4 and a second extraction electrode 16, which will be described later.
絶縁溝9が形成してある側の各Si基板4の一側端面4
bには、第1外部電極14が、各Si基板4を電気的に
接続するように形成してある。また、誘電体膜6aで被
覆してあるSi基板4の側端面4a側の各内部電極8の
一側端面8bには、第2外部電極16が、各内部電極8
を電気的に接続するように、誘電体膜6aの上から形成
してある。本発明では、Si基板4も内部電極として機
能する。One side end surface 4 of each Si substrate 4 on the side where the insulating groove 9 is formed
A first external electrode 14 is formed in b to electrically connect each Si substrate 4 . Further, a second external electrode 16 is provided on one side end surface 8b of each internal electrode 8 on the side end surface 4a side of the Si substrate 4 covered with the dielectric film 6a.
The dielectric film 6a is formed on the dielectric film 6a so as to be electrically connected to each other. In the present invention, the Si substrate 4 also functions as an internal electrode.
誘電体膜6.6aは、ケイ素酸化物からなり、好ましく
はSi基板4を熱酸化する事により得られる。ただし、
蒸着やスパッタリングなど′の他の方法によって誘電体
膜6,6aを形成するようにしてもよい。このような誘
電体膜6の膜厚は、好ましくは50^〜10μm1さら
に好ましくは100人〜5μmである。なお、ケイ素酸
化物は主としてS h O 2から或るが、SiO等を
含んでも良い。The dielectric film 6.6a is made of silicon oxide and is preferably obtained by thermally oxidizing the Si substrate 4. however,
The dielectric films 6, 6a may be formed by other methods such as vapor deposition or sputtering. The thickness of such dielectric film 6 is preferably 50 to 10 μm, more preferably 100 to 5 μm. Note that the silicon oxide is mainly composed of S h O 2 , but may also contain SiO or the like.
内部電極8および第1,第2外部電極1416としては
、Ag,CuSAu,A,Q ,P tsPd等の電極
が用いられ得る。これら内部電極8および第1,第2外
部電極14.16を誘電体膜6の表面および積層体の側
面に形成するための手段としては、スパッタ法、蒸着法
、ペースト塗布等が用いられる。電極8の厚さは、0.
1μm〜50μmであることが好ましい。また、外部電
極14.16の厚さは、0.1μm以上であることが好
ましい。なお、第2外部電極16は、必ずしも積層体の
側面全面に設ける必要はなく、リード線あるいはワイヤ
ーボンディング等により、各内部電極8の一側端面を直
接接続するようにしても良い。この場合には、絶縁膜と
なる誘電体膜6aは必ずしも必要でない。As the internal electrode 8 and the first and second external electrodes 1416, electrodes such as Ag, CuSAu, A, Q, PtsPd, etc. can be used. Sputtering, vapor deposition, paste coating, and the like are used to form the internal electrodes 8 and the first and second external electrodes 14 and 16 on the surface of the dielectric film 6 and the side surfaces of the laminate. The thickness of the electrode 8 is 0.
It is preferable that it is 1 micrometer - 50 micrometers. Furthermore, the thickness of the external electrodes 14.16 is preferably 0.1 μm or more. Note that the second external electrode 16 does not necessarily need to be provided on the entire side surface of the laminate, and may be directly connected to one end surface of each internal electrode 8 by lead wires, wire bonding, or the like. In this case, the dielectric film 6a serving as an insulating film is not necessarily required.
Si基板4は、比抵抗が0.1Ω・cm以下であること
が好ましい。Si基板それ自体で比抵抗が小さいと、S
i基板4も内部電極として機能するからである。Si基
板4としては、具体的には、シリコンウェーハ等が用い
られる。シリコンウェーハとしては、ノンドーブ型、P
型もしくはN型等あらゆるタイプの市販品をそのまま使
うことが可能である。基板4の厚さは、特に限定されな
いが、電極として抵抗値が大きくならないように決定さ
れることが好ましいと共に、コンデンサ全体に適度な剛
性を付与するに十分な厚さを有することが好ましく、一
般的には、0.1mm以上の厚みを有することが好まし
い。基板4は、必ずしも平板形状に限定されない。基板
が平板形状以外である場合には、その上に形成される誘
電体膜および電極部分も、基板形状に沿った形状となる
。It is preferable that the Si substrate 4 has a specific resistance of 0.1 Ω·cm or less. If the specific resistance of the Si substrate itself is small, S
This is because the i-substrate 4 also functions as an internal electrode. Specifically, as the Si substrate 4, a silicon wafer or the like is used. Silicon wafers include non-doped type, P
It is possible to use commercially available products of any type, such as type or N type, as they are. The thickness of the substrate 4 is not particularly limited, but is preferably determined so that the resistance value does not become large as an electrode, and is preferably thick enough to impart appropriate rigidity to the entire capacitor. Specifically, it is preferable to have a thickness of 0.1 mm or more. The substrate 4 is not necessarily limited to a flat plate shape. When the substrate has a shape other than a flat plate, the dielectric film and electrode portion formed thereon also have a shape that follows the shape of the substrate.
次に本発明に係るコンデンサ2の製造方法について説明
する。Next, a method for manufacturing the capacitor 2 according to the present invention will be explained.
まず、所定の大きさのSi基板4を準備し、このSi基
板4を酸化囲気下で加熱する。加熱温度は、好ましくは
300〜1300℃、さらに好ましくは700〜110
0℃である。加熱時間は、特に限定されないが、好まし
くは3分間〜300分間、さらに好ましくは10分間〜
180分間である。このような加熱処理によって、Si
基板4の表裏面に所定膜厚のケイ素酸化物膜からなる誘
電体膜6が形成される。First, a Si substrate 4 of a predetermined size is prepared, and this Si substrate 4 is heated under an oxidizing atmosphere. The heating temperature is preferably 300 to 1300°C, more preferably 700 to 110°C.
It is 0°C. The heating time is not particularly limited, but is preferably 3 minutes to 300 minutes, more preferably 10 minutes to 300 minutes.
The duration is 180 minutes. Through such heat treatment, Si
A dielectric film 6 made of a silicon oxide film having a predetermined thickness is formed on the front and back surfaces of the substrate 4 .
その後、これら基板4における誘電体膜6の表面に、内
部電極8となるペースト状の電極材料を塗布し、これら
を複数枚重ね合わせ、加熱して、Si基板4相互間で重
ね合わされたペースト状の電極部分を一体化させる。そ
の後、適当な大きさに切断して第2図に示すような積層
状のブロック19を準備する。After that, a paste-like electrode material that will become the internal electrodes 8 is applied to the surface of the dielectric film 6 on these substrates 4, and a plurality of these are stacked and heated to form a paste-like material stacked between the Si substrates 4. Integrate the electrode parts of the Thereafter, it is cut into an appropriate size to prepare a laminated block 19 as shown in FIG.
次に、ブロック1つにおける一方の側面1. 9 aに
、誘電体膜6間の内部電極8に沿って絶縁溝9を形成す
る。絶縁溝9はカッティングソー等で形成する。絶縁溝
9の幅は、隣接するSi基板4を過度に削らない程度の
幅が好ましい。また、溝9の深さは、絶縁部材10によ
る絶縁効果が保持されるように決定される。なお、第2
図に示す例では、内部電極8が誘電体膜6.6間の全面
に形成されていないが、全面に形成するようにしても良
い。Next, one side of one block 1. 9a, an insulating groove 9 is formed along the internal electrode 8 between the dielectric films 6. The insulating groove 9 is formed using a cutting saw or the like. The width of the insulating groove 9 is preferably such that the adjacent Si substrate 4 is not excessively shaved. Further, the depth of the groove 9 is determined so that the insulating effect of the insulating member 10 is maintained. In addition, the second
In the example shown in the figure, the internal electrode 8 is not formed on the entire surface between the dielectric films 6 and 6, but it may be formed on the entire surface.
その前後に、ブロック1つを酸化雰囲気で加熱し、各S
i基板4の側端面4aにもケイ素酸化物から成る誘電体
膜6aを形成する。次に、絶縁溝9が形成された側のブ
ロック19の側端面を研磨してSi基板の側端面表面に
形成された酸化膜を除去し、この側面に金属ペーストを
塗布すること等により第1取出用電極14を設けると共
に、他の側面に金属ペーストを塗布すること等により第
2取出用電極16を設ける。Before and after that, one block is heated in an oxidizing atmosphere, and each S
A dielectric film 6a made of silicon oxide is also formed on the side end surface 4a of the i-substrate 4. Next, the side end surface of the block 19 on the side where the insulating groove 9 is formed is polished to remove the oxide film formed on the side end surface surface of the Si substrate, and a metal paste is applied to this side surface to remove the first In addition to providing the extraction electrode 14, a second extraction electrode 16 is provided by applying metal paste to the other side surface.
絶縁溝9が形成されていない側のブロック1つの側面に
おける各Si基板4の側端面に絶縁膜としての誘電体膜
6aが形或されていない場合には、第2取出用電極16
は、金属ペースト等により塗布形戊することなく、リー
ド線やワイヤボンディング等により各内部電極8の側端
面8bを直接接続することにより形成される。If the dielectric film 6a as an insulating film is not formed on the side end face of each Si substrate 4 on the side surface of one block on the side where the insulating groove 9 is not formed, the second extraction electrode 16
is formed by directly connecting the side end surfaces 8b of each internal electrode 8 using lead wires, wire bonding, etc., without applying metal paste or the like.
このようにして第1,第2取出用電極14,16をブロ
ック19の2側面に設けることで、各取出用電極14.
16によりそれぞれ各Si基板4および各内部電極8が
共通に接続され、コンデンサ2が完成する。By providing the first and second extraction electrodes 14 and 16 on the two sides of the block 19 in this way, each extraction electrode 14.
16, each Si substrate 4 and each internal electrode 8 are connected in common, and the capacitor 2 is completed.
このようなコンデンサ2では、基板4の表裏面に形成さ
れたケイ素酸化物膜を誘電体膜6として利用し、しかも
Si基板4を重ね合わせるようにしているので、コンデ
ンサ容量が向上するとともに、耐電圧特性も向上する。In such a capacitor 2, the silicon oxide films formed on the front and back surfaces of the substrate 4 are used as the dielectric film 6, and the Si substrates 4 are overlapped, so that the capacitor capacity is improved and the durability is improved. Voltage characteristics are also improved.
なお、本発明では、コンデンサ2を製造するための手段
は、上述した実施例に限定されず、種々に改変すること
が可能である。In addition, in the present invention, the means for manufacturing the capacitor 2 is not limited to the above-described embodiment, and can be variously modified.
発明の効果
以上説明してきたように、本発明では、複数のSl基板
相互を電気的に接続して電極の一部とする電極構造を有
しているため、従来のように基板上に下部電極と誘電体
膜とをこの順で積層する必要がなく、誘電体膜を焼成す
る際に生じる虞のある下部電極の劣化の心配がなくなる
。また本発明では、ケイ素基板の表裏面に形成されたケ
イ素酸化物を誘電体膜として用いていることから、誘電
体膜とケイ素基板との密着性が向上すると共に、誘電体
膜のクラック等を防止することが可能である。しかも、
ケイ素基板を熱酸化して得られるケイ素酸化物膜は、比
誘電率が4以下と小さいが、膜が緻密で耐電圧も高いこ
とから、誘電体膜の耐電圧性も向上する。さらに本発明
では、Si基板の片側表面のみでなく、裏側表面にもケ
イ素酸化物膜層を設けており、これを誘電体膜として利
用しており、しかもこのようにケイ素酸化物層が形成さ
れたSi基板を内部電極を介して積層しているので、S
i基板の片面だけに誘電体膜を形成する場合に比較して
、電気容量が複数数倍になる。Effects of the Invention As explained above, the present invention has an electrode structure in which a plurality of Sl substrates are electrically connected to each other and become part of the electrode. There is no need to laminate the lower electrode and the dielectric film in this order, and there is no need to worry about deterioration of the lower electrode that may occur when firing the dielectric film. Furthermore, in the present invention, since silicon oxide formed on the front and back surfaces of the silicon substrate is used as the dielectric film, the adhesion between the dielectric film and the silicon substrate is improved, and cracks in the dielectric film can be prevented. It is possible to prevent this. Moreover,
Although a silicon oxide film obtained by thermally oxidizing a silicon substrate has a small dielectric constant of 4 or less, the film is dense and has a high withstand voltage, so the withstand voltage property of the dielectric film is also improved. Furthermore, in the present invention, a silicon oxide film layer is provided not only on one side surface of the Si substrate but also on the back surface, and this is used as a dielectric film, and the silicon oxide layer is formed in this way. Since the Si substrates are laminated via internal electrodes, the S
Compared to the case where a dielectric film is formed only on one side of the i-substrate, the capacitance is increased several times.
また本発明に係るコンデンサの製造方法によれば、内部
電極の一側端部に絶縁溝を設けてあるため、各Si基板
を共通の第1外部電極で接続する工程が容易となる。Further, according to the capacitor manufacturing method according to the present invention, since the insulating groove is provided at one end of the internal electrode, the step of connecting each Si substrate with the common first external electrode becomes easy.
[実施例]
以下、本発明をさらに具体的な実施例に基づき説明する
が、本発明は、これら実施例に限定されない。[Examples] The present invention will be described below based on more specific examples, but the present invention is not limited to these examples.
実施例1
sbをドーブして比抵抗が0.01Ω・0、厚さ0.5
關のSi基板を1000℃、02雰囲気中で180分間
熱処理して、1000大のケイ素酸化物から成る誘電体
膜を形成した。次に全面にAgペーストを塗布し、これ
を4枚重ねて100?、30分て加熱乾燥し、内部電極
を焼き付けて、積層状のブロックを形成した。これを、
カッティングソーで3 mm幅に切断した。そして長手
方向の側面における誘電体膜間の貼合わせ面に沿ってカ
ッティングソーで深さ0.3開の絶縁満を形成した。そ
の後、このブロックを1000℃、0■雰囲気中で20
分熱処理して両側端面にもケイ素酸化物膜を形成した。Example 1 Doped with sb, specific resistance is 0.01Ω・0, thickness is 0.5
The related Si substrate was heat treated at 1000° C. for 180 minutes in an 02 atmosphere to form a dielectric film made of 1000 silicon oxide. Next, apply Ag paste to the entire surface and stack 4 sheets of this to 100? After heating and drying for 30 minutes, the internal electrodes were baked to form a laminated block. this,
It was cut into 3 mm width pieces using a cutting saw. Then, along the bonding surface between the dielectric films on the side surface in the longitudinal direction, an insulation hole with a depth of 0.3 was formed using a cutting saw. Afterwards, this block was heated at 1000℃ for 20 minutes in an atmosphere of 0.
A silicon oxide film was also formed on both end faces by heat treatment.
次に、絶縁溝が形成された側面を、Siの熱酸化膜を除
去するように約1μmの深さで研磨した。そしてこの側
面とこれに対向した側面にAgペーストを塗布し、乾燥
させた。さらに、このブロックを長手方向に直角に切断
して、所定大きさのチップを得た。Next, the side surface on which the insulating groove was formed was polished to a depth of about 1 μm to remove the Si thermal oxide film. Then, Ag paste was applied to this side surface and the opposite side surface and dried. Furthermore, this block was cut at right angles to the longitudinal direction to obtain chips of a predetermined size.
このようにして得られたコンデンサの特性をLCRメー
タを用いて測定した結果を次に示す。The results of measuring the characteristics of the capacitor thus obtained using an LCR meter are shown below.
測定周波数I M H zで容量が3nF、容量の温度
係数が80℃〜−20℃で30ppm/℃であった。The capacitance was 3 nF at a measurement frequency of I MHz, and the temperature coefficient of capacitance was 30 ppm/°C at a temperature of 80°C to -20°C.
また定電圧で抵抗値を測定したら20Vて106Ω以上
であった。Also, when the resistance value was measured at a constant voltage, it was 106Ω or more at 20V.
第1図は本発明に係るコンデンサの一例を示す断面図、
第2図は同実施例に係るコンデンサの製造方法を示す断
面図、第3図は従来のセラミ・ソクコンデンサの断面図
である。
2・・・コンデンサ
6・・・誘電体膜
9・・・絶縁溝
16・・・第2外部電極
4・・・Si基板
8・・・内部電極
14・・・第1外部電極
1q
第 2
図FIG. 1 is a sectional view showing an example of a capacitor according to the present invention;
FIG. 2 is a sectional view showing a method of manufacturing a capacitor according to the same embodiment, and FIG. 3 is a sectional view of a conventional ceramic capacitor. 2... Capacitor 6... Dielectric film 9... Insulating groove 16... Second external electrode 4... Si substrate 8... Internal electrode 14... First external electrode 1q.
Claims (1)
たケイ素酸化物からなる誘電体膜とを有し、前記誘電体
膜が形成されたSi基板が内部電極を介して膜厚方向に
積層してあり、各内部電極の一側端部には絶縁溝が形成
してあり、各内部電極における絶縁溝が形成されている
側の各Si基板の一側端面には、第1外部電極が接続し
てあり、絶縁溝が形成されていない側の各内部電極の一
側端面には、第2外部電極が接続してあるコンデンサ。 2)前記Si基板の比抵抗が0.1Ω・cm以下である
ことを特徴とするコンデンサ。 3)複数のSi基板の表裏面にケイ素酸化物から成る誘
電体膜を形成し、これら誘電体膜が形成されたSi基板
相互を、間に内部電極が介在されるように積層し、各内
部電極の一側端面に絶縁溝を形成し、その前後に、絶縁
溝が形成されていない側の各Si基板の側端面にケイ素
酸化物から成る誘電体膜を形成し、絶縁溝が形成されて
いる側の各Si基板の一側端面に、これらを接続する第
1外部電極を形成すると共に、絶縁溝が形成されていな
い側の各内部電極の一側端面に、これらを接続する第2
外部電極を形成することを特徴とするコンデンサの製造
方法。[Claims] 1) It has a plurality of Si substrates and a dielectric film made of silicon oxide formed on the front and back surfaces of each Si substrate, and the Si substrate on which the dielectric film is formed is used as an internal electrode. are laminated in the film thickness direction through the inner electrode, and an insulating groove is formed at one end of each internal electrode, and one end face of each Si substrate on the side where the insulating groove is formed in each internal electrode. A first external electrode is connected to the capacitor, and a second external electrode is connected to one end surface of each internal electrode on the side where the insulating groove is not formed. 2) A capacitor characterized in that the specific resistance of the Si substrate is 0.1 Ω·cm or less. 3) A dielectric film made of silicon oxide is formed on the front and back surfaces of a plurality of Si substrates, and the Si substrates on which these dielectric films are formed are stacked with internal electrodes interposed between them. An insulating groove is formed on one side end face of the electrode, and a dielectric film made of silicon oxide is formed on the side end face of each Si substrate on the side where the insulating groove is not formed before and after the insulating groove, and the insulating groove is formed. A first external electrode is formed on one side end surface of each Si substrate on the side where the insulation groove is formed, and a second external electrode is formed on one side end surface of each internal electrode on the side where the insulation groove is not formed.
A method for manufacturing a capacitor, comprising forming an external electrode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16006989A JPH0324712A (en) | 1989-06-22 | 1989-06-22 | Capacitor and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16006989A JPH0324712A (en) | 1989-06-22 | 1989-06-22 | Capacitor and manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0324712A true JPH0324712A (en) | 1991-02-01 |
Family
ID=15707219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16006989A Pending JPH0324712A (en) | 1989-06-22 | 1989-06-22 | Capacitor and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0324712A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009267079A (en) * | 2008-04-25 | 2009-11-12 | Murata Mfg Co Ltd | Electronic component |
-
1989
- 1989-06-22 JP JP16006989A patent/JPH0324712A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009267079A (en) * | 2008-04-25 | 2009-11-12 | Murata Mfg Co Ltd | Electronic component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5991988A (en) | Method of manufacturing a piezoelectric element | |
| JPH0666483B2 (en) | Electrostrictive effect element | |
| JP4427960B2 (en) | Manufacturing method of thin film laminated electronic component | |
| JPH0324712A (en) | Capacitor and manufacture thereof | |
| JPS62211974A (en) | Laminated piezoelectric element and manufacture thereof | |
| JPH0324711A (en) | Capacitor and manufacture thereof | |
| JPS61237413A (en) | Manufacture of laminate ceramic capacitor | |
| JPH08306576A (en) | Electronic component and manufacturing method thereof | |
| JPH0324705A (en) | Capacitor | |
| JPS61253811A (en) | Manufacture of laminate ceramic capacitor | |
| JP3058305B2 (en) | Thermistor and manufacturing method thereof | |
| JPH0324710A (en) | Capacitor and manufacture thereof | |
| JPH08181032A (en) | Monolithic ceramic capacitors | |
| JPH0256822B2 (en) | ||
| JPH08255704A (en) | Chip thermistor and manufacturing method thereof | |
| JPS5827302A (en) | Chip element including resistor | |
| JPH0324709A (en) | Capacitor and manufacture thereof | |
| JPH0324708A (en) | Capacitor | |
| JP2000252154A (en) | Composite laminated ceramic capacitor | |
| JPH04334076A (en) | Multilayered piezoelectric element and its manufacture | |
| JPH0324704A (en) | Capacitor | |
| JPS6228744Y2 (en) | ||
| JPH07235448A (en) | Production of complex electronic component | |
| JPH0391220A (en) | Manufacture of laminated ceramic capacitor | |
| JPS5842965A (en) | Oxygen sensor element |