JPH0324816A - モノリシック・ゼロクロス・トライアック・ドライバ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、一般的にスイッチング回路に関し、ざらに詳
しくは、ゼロクロス点近傍でのみトリガ可能な光学的に
トリガされるサイリスタに関する。

（従来技術） トライアック・ドライバは、ソリッド・ステート・リレ
ー、産業用制ｇａ装置、モータ、ソレノイド、および民
生用機器など高電圧ＡＣ線から電力を供給される装置に
対する論理システムのインタフェースにおいて外部トラ
イアックと共に使用するように設計されたモノリシック
・デバイスである。トライアック・ドライバはそれ自体
、トライアック、または逆並列に接続されたサイリスタ
であり、単一ゲート端子または光を加えることのいずれ
かによりトリガできる。トライアック・ドライバは、外
部トライアックのゲートに直列に配置ざれ、外部トライ
アツクのゲートをトリガするため高電圧線からの電流と
結合する。

高電圧ＡＣ線から論理システムを隔離するため、トライ
アツク・ドライバはしばしば、トライアック・ドライバ
と同一のパッケージ内にＬＥＤまたは同様のデバイスを
設けることによって光学的にトリガされる。これらのデ
バイスでは、光信号を用いて、サイリスタの接合部内に
バイアス電流を生じることによってサイリスタをトリガ
する。光学的に発生されたバイアス電流はサイリスタを
オン状態にラッチし、したがって外部トライアックにト
リガ電流を加える。

高い値のメイン端子電圧で外部トライアツクをトリガす
ることは、ノイズの発生のため、ならびにデバイス自体
の内部の局部電流密度が高いためにデバイスの早期故障
が生じる可能性があるために一般的には望ましくない。

ＡＣ電圧をスイッチングしながらこれらの問題を回避す
るため、ＡＣ電圧のゼロクロス点のできるだけ近くでト
ライアックをトリガすることが望ましい。ゼロクロス・
トライアック・ドライバ回路は、ＡＣメイン端子電圧が
所定のウインドウの外部にある場合に光学的に形成され
たサイリスタのバイアス電流を短絡するゼロクロス回路
によって構成される。しかしゼロクロス回路がサイリス
タと同一のチップ上に形成される場合には、光信号が存
在するときにこれ自体が光学的に発生された電流に対し
て感度を有することになる。過去において、照明された
状態および暗い状態の両方でゼロクロス回路の適正な機
能を達成することは困難であった。

ゼロクロス回路の１つは、アロナス他に付与された米国
特許第４，４５８，４０８号に示されている。アロナス
の特許は、サイリスタのゲートを短絡するように結合さ
れた電界効果トランジスタを示しこの電界効果トランジ
スタはＡＣメイン端子電圧に結合されたゲートを有する
。この電界効果トランジスタのしきい電圧は、ＡＣメイ
ン端子電圧が所定のウィンドウの外側にあるときに電界
効果トランジスタがオンされることによって、サイリス
タからの電流を分路し、照明された状態のときでもサイ
リスタをオフ状態に保持することを保証するように設計
ざれている。このゼロクロス回路では、通常数百ボルト
のＡＣ電圧のピーク値に耐える電界効果トランジスタの
ゲートを必要とした。これによって厚いゲート酸化物が
必要となり、これは今度はしきい電圧に対する制御を制
限し、その結果、サイリスタがトリガするゼロクロス点
の上下の電圧のウィンドウが大きくなり、トリガ・ウィ
ンドウのナイスがより以上に多様になった。また、分路
電界効果トランジスタのゲート電極は高電圧に接続ざれ
ていたため、これをチップ上の他のデバイスに重ねるこ
とがでぎす、そのため、電界効果トランジスタのゲート
はワイヤボンドによってＡＣ端子電圧に結合されなけれ
ばならず、これによってデバイスの複雑性が増加した。

従来使用されてきた別のゼロクロス回路は、アロナスの
回路を改良したものである。この回路では、高電圧フォ
トダイオードがＡＣ端子の１つと電界効果トランジスタ
のゲート間に結合ざれ、ツェナ・ダイオードはゲートと
他のＡＣ端子の間に結合ざれていた。この回路を使用す
ると、電界効果トランジスタのゲート上の電圧は、薄い
ゲート酸化膜が使用できるように１０〜２０ボルトの範
囲内で維持することができた。この回路によって、電界
効果トランジスタのしきい電圧に対する制御の改良が可
能となり、サイリスタがトリガするゼロ・ポイントの周
囲でより小型で多様性の少ないウィンドウが提供された
。また、電界効果トランジスタのゲート電極は高電圧に
接続されていなかったため、ゲートのワイヤボンドが排
除された。

この回路は、ＡＣメイン端子電圧が所定のウインドウの
外側にあるときに分路電界効果ｉ・ランジスタのゲート
入力容量を充電するのに、フォトダイオードを介したリ
ーク電流に頼っていた。ダイオードが照明された状態の
とき、フォトダイオードのリーク電流は充分であったが
、暗い状態の堀合に充分なリーク電流を与えるためには
、大きな領域のダイオードが必要であった。また、フォ
トダイオード内のリーク電流の制御が困難であったため
、分路電界効果トランジスタが場合によってオンせず、
その結果、デバイスが暗い状態のときＡＣメイン端子上
のノイズに対する感度を生じた。

したがって、本発明の目的は、ゼロクロス効果が改良さ
れているトライアツク・ドライバを提供することである
。

本発明の他の目的は、トライアック・ドライバの信頼性
を改良することである。

本発明のさらに他の目的は、暗い状態においてトライア
ツク・ドライバに、より予測可能な性能を与えることで
ある。

（課題を解決するための手段および作用〉本発明のこれ
らおよびその他の目的および利点は、分路電界効果トラ
ンジスタのゲートにリーク電流を与える２つのＡＣ端子
間に結合された抵抗ネットワークを有するトライアツク
・ドライバを提供することによって達或され、これによ
って、光信弓が回路に加えられるか否かに関係なく、端
子上にＡＣ電圧がある場合、分路トランジスタが完全に
Ａンされることが保証される。

（実施例〉 第１図は、上記（従来技術〉の項で説明した従来のゼロ
クロス・トライアツク・ドライバの回路図の概略を示す
。トランジスタ１１とトランジスタ１２、およびトラン
ジスタ１１′とトランジスタ１２′は、それ′ぞれ背中
合わせ、すなわち逆並列構成で２つのサイリスタを形成
している。トランジスタ１１．１１＝は光の照射によっ
てもオンされる。これらのサイリスタはそれぞれ単一の
ＰＮＰＮデバイスでもよいが、説明を簡単にするため、
それぞれコレクタ、ベースおよびエミツタを有する２つ
のトランジスタによって表されている・ことを理解しな
ければならない。トランジスタ１１および１２から成る
一方のサイリスタの接続および動作のみをここで説明す
るが、ダッシュを付けた他方のサイリスタも同様に接続
ざれて動作する。

トランジスタ１１のコレクタおよびベースはそれぞれ、
トランジスタ１２のベースおよびコレクタに接続される
。トランジスタ１２のエミツタは、トランジスタ１１お
よび１２によって形成されるサイリスタの７ノードでも
あり、メイン端子１３に接続される。トランジスタ１１
のエミツタは、サイリスタのカソードでもあり、メイン
端子１４に接続される。トランジスタ１１のベースはサ
イリスタのベースを形成する。抵抗１５は、サイリスタ
の感度を減少させ、所望しない信号によるトリガを排除
するため、トランジスタ１１を分路するようにトランジ
スタ１１のベースとメイン端子１４との間に結合される
。電界効果トランジスタ１６は、トランジスタ１１のベ
ースとトランジスタ１２のコレクタの両方に接続された
ドレインを有し、そのソースはトランジスタ１１のエミ
ツタ接合にベースを分路するためメイン端子１４に接続
されている。電界効果トランジスタ１６のゲートは、フ
ォトダイオード１７のアノードおよびツエナー・ダイオ
ード１８のカソードに結合される。

フォトダイオード１７のカソードはトランジスタ１１の
コレクタおよびトランジスタ１２のベースの両方に結合
される。ツェナ・ダイオード１８のアノードはメイン端
子１４に結合される。電界効果トランジスタ１６は、ゲ
ート・ソース間電圧が所定のしきい値電圧以下の場合に
導通しないエンハンスト型電界効果トランジスタである
ことが好ましい。ツェナ・ダイオード１８のブレークダ
ウン電圧は、電界効果トランジスタ１６のしきい値電圧
より高くなるように選択され、フォトダイオード１７の
ブロック電圧はスイッチング・サイリスタのブロック電
圧と同じ高さに選択される。

回路が照明され、メイン端子１３および１４のＡＣ電圧
が高い場合には、フォトダイオード１７のリーク電流，
によって、・電界効果トランジスタ１６の内部ゲート容
量が充電される。トランジスタ１１のベース・エミッタ
接合内で光学的に発生されたバイアス電流は、このため
電界効果トランジスタ１６を介して分路され、その結果
、トランジスタ１１がオフ状態に保持される。メイン端
子１３および１４上の電圧がツェナ・ダイオード１８の
ブレークダウン電圧より高い限り、電界効果トランジス
タ１６のゲートはツエナのプレークダウン電圧まで充電
される。

回路が明るい状態にあり、メイン端子１３および１４上
のＡＣ電圧がツエナ・ダイＡ−ド１８のプレークダウン
電圧以下になる場合、フォトダイオード１７は順方向に
バイアスざれ、電界効果トランジスタ１６のゲート容量
を放電する。メイン端子１３および１４上の電圧が電界
効果トランジスタ１６のしきい値電圧以下になる場合、
トランジスタ１６はオフされる。この状態では、トラン
ジスタ１１の光学的に発生されたバイアス電流によって
、トランジスタ１１およびトランジスタ１２が作動され
、これによってサイリスタをオン状態にラッチする。

メイン端子１３および１４上のＡＣ電圧が高い場合、フ
ォトダイオード１７を介したリーク電流の大半は、ダイ
オード内に光学的に発生された電荷担体によるものであ
る。暗い状態では、メイン端子１３および１４上の電圧
が数自ボルトである場合でも電界効果トランジスタ１６
をオン状態に保持するのに不十分なリーク電流しかダイ
オード１７を通って流れない。このため、電界効果トラ
ンジスタ１６がオフの間に、もし昭い状態においてメイ
ン端子１３および１４に電圧スパイクが発生すれば、ト
ランジスタ１１および１２によって構成されるサイリス
タは、作動信弓か存在しない間に、不用意にオンされて
オン状態にラッチされる可能性があり問題である。

第２図は．本発明の好適な実施例の概略を示す。

第２図の素子１１〜１８は第１１図の素子１１〜１８に
対応し、第１１図を参照して説明したのと同じ方法で機
能する。抵抗２１、２２、および２１’　、２２’　に
よって構成される抵抗ネットワークは２つのメイン端子
１３および１４の間に形成される。抵抗ネットワークは
、メイン端子１３および１４からトランジスタ１６およ
び１６′のゲートまでの電荷を結合するための漏洩経路
としてのみ機能するた−め、抵抗の正確な値は重要でな
い。

勿論、抵抗の値がより小さければ、メイン端子間にはよ
り多くの電荷が流れ、回路内の電力ロスを増加する。抵
抗２１の一端は、トランジスタ１１のコレクタおよびト
ランジスタ１２のベースに結合され、抵抗２１の他端は
電界効果トランジスタ１６のゲートに結合される。抵抗
２２の一端は電界効果トランジスタ１６のゲートに結合
ざれ、抵抗２２の他端はメイン端子１４に結合される。

この方法で分圧器がセットアップざれ、これによってメ
イン端子１３および１４上の電圧が高い限り、電界効果
トランジスタ１６のゲートに電流が与えられる。このよ
うにして加えられる電流は、明るい状態および暗い状態
の両方で存在する。ツェナ・ダイオード１８は、電界効
果トランジスタ１６のゲート・ソース間の電圧を抵抗２
１および２２゛の値とは無関係にクランプするのに役立
つ。抵抗２１および２２は高抵抗膜によって形成され、
各抵抗の抵抗値はほぼ１〜２メガオームのオーダである
ことが望ましい。この大きさの抵抗によって電界効果ト
ランジスタ１６のゲートに結合された電荷は、高電圧が
メイン端子１３および１４の間に存在する堀合は常に電
界効果トランジスタ１６がＡン状態にあることを保証す
るのに充分であることが判明している。

好適な実施例において、第２図に示す回路は半導体基板
上に七ノリシックに形成される。電界効果トランジスタ
１６のゲートからブロック・ダイオードおよびツェナ・
ダイオードへの相互接続はデバイスの表面に形成される
パターン化された金属層によって形成される。次に、抵
抗２１および２２はパターン化された金属層を覆う高い
抵抗を有するアモルファス・シリコン膜を適用すること
によって形成することができ、これによって、パターン
化された金Ｂ層内の不連続領域間に抵抗を形成する。こ
のようにして形成された抵抗は、ほぼ１〜２メ万オーム
のＡ−ダであり、実際の値は広範な分’４５を有してい
るが、抵抗２１と抵抗２２との比率は金属層内の不連続
物の形状によって固定的に保持される。アモルファス・
シリコン膜は、前に説明した通り、メイン端子１３、１
４、および電界効果トランジスタ１６のゲートの間に制
御された漏洩経路を形成するのに役立つ。

アモルファス・シリコンは、通常パターン化された金属
層の上部にパッシベーション祠料として使用される。機
械強度および耐薬品性などのアモルファス・シリコンの
特性はよく知られている。

アモルファス・シリコン膜はまた半導体ダイオードの接
合部のブレークダウンを安定化し改良するためにフィー
ルド板としても使用される。好適な実施例では、アモル
ファス・シリコン膜がパッシベーション層に取って代わ
り、その結果、抵抗２１および２２を形成するために別
の処理ステップが必要ではない。

改良されたゼロクロス・トライアック・ドライバは、光
学的にトリガ可能なサイリスタのグートを分路するため
に結合される電界効果トランジスタによって構成されて
提供ざれていることが明らかである。電界効果トランジ
スタのゲートは、トライアック・ドライバのメイン端子
間に形成される高い値の抵抗に結合される。この方法に
より、デバイスが明るい状態であるか否かとは無関係に
、メイン端子上の電圧が高い場合に電界効果トランジス
タのゲートがオン状態に維持できるように分圧器が形成
される。

【図面の簡単な説明】

第１図は、従来技術によるゼロクロス・トライアック・
ドライバの概略回路図である。 第２図は、 である。 １１．．．トランジスタ、 １２．．．トランジスタ、 １３、１４．．．メイン端子、 １５、２１、２２．．．抵抗、 １６．．．電界効果トランジスタ、 １７．．．フォトダイオード、 １８．．．ツェナ・ダイオード 本発明の好適な実施例の概略回路図

Claims (10)

【特許請求の範囲】
1. （１）ＡＣ電圧を受け取るように結合された第１端子お
   よび第２端子、光信号が受信された場合に前記の２つの
   端子間の電流を制御してスイッチングするように前記端
   子間に結合されたゲート制御光感知スイッチング手段、
   ならびに制御信号が存在するときにスイッチング手段を
   オフするために前記光感知スイッチング手段のゲートに
   結合された制御手段を有する光作動ゼロクロス・スイッ
   チにおいて、前記制御手段に対して前記制御信号を与え
   るために使用される前記の２つの端子間に結合された抵
   抗ネットワークによつて構成されることを特徴とする光
   作動ゼロクロス・スイッチ。
2. （２）前記制御手段が、 前記スイッチング手段のゲートに結合されたドレインと
   、前記端子の１つに結合されたソースと、前記抵抗ネッ
   トワークに結合されたゲートとを有する電界効果トラン
   ジスタ；および 該電界効果トランジスタのゲートに結合されたカソード
   と、前記電界効果トランジスタのソースに結合されたア
   ノードとを有するツェナ・ダイオードから成る ことを特徴とする請求項１記載のゼロクロス・スイッチ
   。
3. （３）前記抵抗ネットワークが、前記端子の一方に結合
   された第１ノードと、前記端子の他方に結合された第２
   ノードと、前記制御手段に結合された第３ノードとを有
   する直列に結合された４つの抵抗によって構成される ことを特徴とする請求項１記載のゼロクロス・スイッチ
   。
4. （４）前記抵抗ネットワークは、アモルファス・シリコ
   ンによつて形成されることを特徴とする請求項１記載の
   ゼロクロス・スイッチ。
5. （５）ＡＣ電圧を受け取るように結合された第１端子お
   よび第２端子を有するモノリシック光動作ゼロクロス・
   スイッチであつて： 前記第１端子に結合されたアノードと、前記第２端子に
   結合されたカソードと、ゲートとを有する光感知サイリ
   スタ； ゲート、および前記サイリスタのゲートとカソードとの
   間に結合された電流搬送電極を有する電界効果トランジ
   スタ；ならびに 前記の２つの端子間に結合された抵抗であり、前記の２
   つの端子間からタップを取り前記電界効果トランジスタ
   のゲートに電流をもたらす抵抗；から構成されるモノリ
   シック光動作ゼロクロス・スイッチ。
6. （６）さらに、前記電界効果トランジスタのゲートに結
   合されたカソードと前記第２端子に結合されたアノード
   とを有するツェナ・ダイオードによって構成されること
   を特徴とする請求項５記載のゼロクロス・スイッチ。
7. （７）前記スイッチはさらに、サイリスタのゲートに結
   合されたカソードと前記電界効果トランジスタのゲート
   に結合されたアノードとを有するダイオードによつて構
   成される ことを特徴とする請求項５または６記載のゼロクロス・
   スイッチ。
8. （８）前記抵抗がアモルファス・シリコンによって形成
   されることを特徴とする請求項５記載のゼロクロス・ス
   イッチ。
9. （９）上部表面を有するモノリシック光作動ゼロクロス
   ・スイッチのゼロクロス回路に制御電流を加える方法で
   あつて： 上部表面上に金属層を形成する段階； 選択された領域でパターンが不連続となるように金属層
   をパターン化する段階；および 前記不連続領域と結合し電源電圧に結合される高抵抗膜
   を形成する段階；によつて構成され、制御電流を高抵抗
   膜を介して電源からゼロクロス回路へと流すことを特徴
   とする方法。
10. （１０）高抵抗膜がアモルファス・シリコンによって構
    成されることを特徴とする請求項９記載の方法。