JPH03248541A - 半導体パッケージ - Google Patents

半導体パッケージ

Info

Publication number
JPH03248541A
JPH03248541A JP2044424A JP4442490A JPH03248541A JP H03248541 A JPH03248541 A JP H03248541A JP 2044424 A JP2044424 A JP 2044424A JP 4442490 A JP4442490 A JP 4442490A JP H03248541 A JPH03248541 A JP H03248541A
Authority
JP
Japan
Prior art keywords
area
solder flow
ceramic member
layer
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2044424A
Other languages
English (en)
Other versions
JP2527828B2 (ja
Inventor
Toshiichi Ogata
敏一 尾形
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2044424A priority Critical patent/JP2527828B2/ja
Priority to US07/558,467 priority patent/US5055911A/en
Priority to GB9018550A priority patent/GB2241379B/en
Publication of JPH03248541A publication Critical patent/JPH03248541A/ja
Application granted granted Critical
Publication of JP2527828B2 publication Critical patent/JP2527828B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/657—Shapes or dispositions of interconnections on sidewalls or bottom surfaces of the package substrates, interposers or redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H10W76/12—Containers or parts thereof characterised by their shape
    • H10W76/15—Containers comprising an insulating or insulated base
    • H10W76/157—Containers comprising an insulating or insulated base having interconnections parallel to the insulating or insulated base
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07336—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07554—Controlling the environment, e.g. atmosphere composition or temperature changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/381—Auxiliary members
    • H10W72/387—Flow barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/755—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a laterally-adjacent insulating package substrate, interpose or RDL

Landscapes

  • Die Bonding (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体パッケージに係り、特に半導体組み
立て工程におけるグイボンド時の半田流れを防止するこ
とのできるパッケージに間する。
〔従来の技術〕
第５図は従来の半導体装置を示す斜視図である。
放熱フィン（８）上にベースセラミック部材（１）が配
置され、ベースセラミック部材（１）の上に開口部（５
ａ）を有するフレームセラミック部材（５）が配置され
ている。フレームセラミック部材（５）の上にはメタラ
イズ層（１２ａ）及び（１２ｂ）が形成され、これらメ
タライズ層（１２ａ）及び（１２ｂ）上にそれぞれリー
ド（６ａ）及び（６ｂ）が設けられている。また、フレ
ームセラミック部材（５）の開口部（５ａ）内において
ベースセラミック部材（１）上にメタライズ層（２）及
び（１４）が形成されており、半導体チップ（９）がメ
タライズ層（２）上に半田（１０）により搭載されてい
る。
尚、図中（１１）は金属細線を示している。
半導体チップ（９）の搭載部分を第６図に示す。
ベースセラミック部材（１）上に位置するメタライズ層
（２）の上にＮｉメツキ層（３）を介して＾Ｕメツキ層
（４）が形成され、半導体チップ（９）が＾Ｕメツキ層
（４）上に半田（１０）によって固着されている。
このような半導体装置は、次のようにして製造されてい
た。蒙ず、ベリリア等のセラミックをメタライジングし
て任意のパターンのメタライズ層（２）及び（１４）を
形成した後、これを焼成することによりベースセラミッ
ク部材（１）を形成する。このとき、メタライズ層（１
４）はベースセラミック部材（１）の裏面にまで及ぶよ
うに形成される０次に、メタライズ層（２）及び（１４
）の上に下地処理としてＮｉメツキ層（３）を形成した
後、Ｎｉメツキ層（３）上にフレームセラミック部材（
５）及び放熱フィン（８）をろう付けする。さらに、ダ
イパッドエリア（１３）及びワイヤボンドエリアに位置
するＮｉメツキ層（３）上に＾Ｕメツキ層（４）あるい
はへｇメツキ層を形成することにより、パッケージが製
造される。
このパッケージのダイパッドエリア（１３）に半田（１
０）によって半導体チップ（９）を固着し、金属細線（
１１）を必要箇所にボンディングする。その後、パッケ
ージを封止して半導体装置の組み立てを完了する。
〔発明が解決しようとする課題〕
しかしながら、半導体チップ〈９）を搭載するために、
第６図に示すように、ダイパッドエリア（１３）上には
通常半田流れと呼ばれる半田（１０）の広がりが生じて
しまう、このため、半導体チップ（９）の下面電極取り
出し用の金属細線（１１）は半田流れの上にボンディン
グせざるを得なかった。このような半田流れの上にボン
ディングされた金属細線（１１）の付着力は極めて弱い
ことが知られており、使用中の熱ストレス等により金属
細線（１１）が半田流れから剥離して接続不良になる恐
れがあった。
また、ボンディングが不可能となる場合もあった。
このように、従来の半導体パッケージは、半田流れに起
因して信頼性が低下するという問題点があった。
この発明はこのような問題点を解消するためになされた
もので、半田流れに起因する信頼性の低下を防止するこ
とのできる半導体パッケージを提供することを目的とす
る。
〔課題を解決するための手段〕
この発明に係る半導体パッケージは、基板と、基板上に
形成され且つダイパッドエリア及びワイヤボンドエリア
を有するメタライズ層と、メタライズ層上で且つダイパ
ッドエリアとワイヤボンドエリアとの間に形成されると
共にグイパッドエリア上に半導体チップを搭載する際の
半田流れがワイヤボンドエリアに流出することを防止す
るための半田流れ防止壁とを備えたものである。
〔作用〕
この発明に係る半導体パッケージにおいては、メタライ
ズ層上に形成された半田流れ防止壁が、ダイパッドエリ
アへの半導体チップ搭載時に半田流れがワイヤボンドエ
リアに流出することを防止する。
〔実施例〕
以下、この発明の実施例を添付図面に基づいて説明する
。
第１図はこの発明の一実施例に係る半導体パッケージを
用いて製造した半導体装置を示す斜視図である。　Ｃｕ
等からなる放熱フィン（８）上に基板となるベースセラ
ミック部材（１）が配置され、ベースセラミック部材（
１）の上に開口部（５ａ）を有するフレームセラミック
部材（５）が配置されている。
フレームセラミック部材（５）の上にはメタライズ層（
１２ａ）及び（１２ｂ）が形成され、これらメタライズ
層（１２ａ）及び（１２ｂ）上にそれぞれ入出力用のり
−ド（６ａ）及び（６ｂ）が設けられている。また、フ
レームセラミック部材（５）の開口部（５ａ）を臨むベ
ースセラミック部材（１）上にはメタライズ層（２）及
び（１４）が形成され、メタライズ層（２）上に半田流
れ防止壁（７）が形成されている。この半田流れ防止壁
（７）を挟んでメタライズ層（２）はダイパッドエリア
（１５）とワイヤボンドエリア（１６）とに区画され、
ダイパッドエリア（１５）上に半導体チップ（９）が半
田（１０）により搭載されている。さらに、半導体チッ
プ（９）上の電極とメタライズ層（１２ｂ）及び（１４
）との間、メタライズ層（２）のワイヤボンドエリア（
１６）とメタライズ層（１２ｍ）との間がそれぞれ金属
細線（１１）により接続されている。
第２図に示されるように、メタライズ層（１４）はベー
スセラミック部材（１）の裏面にまで及んでおり、ベー
スセラミック部材（１）を包むように形成されている。
また、各メタライズ層（２）、（１２ａ）、（１２ｂ）
及び（１４）上にはそれぞれ下地処理としてＮｉメツキ
層（３）が形成されている。フレームセラミ・ｙり部材
（５）の開口部（５ａ）を臨むメタライズ層（２）、（
１４）及びフレームセラミック部材（５）に形成された
メタライズ層（１２ａ）、（１２ｂ）においては、Ｎｉ
メツキ層（３）の上にさらに＾Ｕメツキ層（４）が形成
されている。
メタライズ層（２）上の半田流れ防止壁（７）はガラス
から形成されており、＾Ｕメツキ層（４）の上に突出し
ている。この半田流れ防止壁（７）により区画されたダ
イパッドエリア（１５）の＾Ｕメツキ層（４）上に半導
体チップ（９）が半田（１０）によって固着されている
。この半田（１０）は、ダイパッドエリア（１５）のみ
に位置し、ワイヤボンドエリア（１６）には及んでいな
い、すなわち、ワイヤボンドエリア〈１６）では、金属
細線（１１）が＾Ｕメツキ層（４）上に直接ボンディン
グされている。
このような半導体装置は、次のようにして製造される。
まず、ベリリア等のセラミックをメタライジングして任
意のパターンのメタライズ層（２）及び（１４）を形成
した後、これを焼成することによりベースセラミック部
材〈１）を形成する０次に、メタライズ層（２）の上に
ＳｉＯ□、＾１□０１等を成分とするガラスを直線状に
塗布し、これを焼き付けることにより半田流れ防止壁（
７）を形成する。また、ベースセラミック部材（１）と
同様にして、メタライズ層（１２ａ）及び（１２ｂ）を
有するフレームセラミック部材（５）を形成する。
次に、各メタライズ層（２）、（１２ａ）、（１２ｂ）
及び（１４）の上に下地処理としてＮｉメツキ層（３）
を形成した後、ベースセラミック部材（１）のＮｉメツ
キ層（３）上にフレームセラミック部材（５）及び放熱
フィン（８）をろう付けする一方、フレームセラミック
部材（５）のＮｉメツキ層（３）上にはリード（６ａ）
及び（６ｂ）をろう付けする。
その後、フレームセラミック部材（５）の開口部（５ａ
）内に位置するメタライズ層（２）、（１４）及びフレ
ームセラミック部材（５）上のメタライズ層（１２ａ）
、（１２ｂ）において、Ｎｉメツキ層（３）の上にそれ
ぞれ＾Ｕメツキ層（４）あるいはへｇメツキ層を形成す
ることにより、半導体パッケージが製造される。
この半導体パッケージのダイパッドエリア（１５）上に
半導体チップ（９）が半田（１０）によって搭載される
が、このとき半田流れ防止壁（７）が存在するために半
田（１０）はワイヤボンドエリア（１６）に流出するこ
とが防止される。その後、半導体チ・ツブ（９）上の電
極とメタライズ層（ＩＺｂ）及び（１４）との間、メタ
ライズ層（２）のワイヤボンドエリア（１６）とメタラ
イズ層＜１２ａ）との間がそれぞれ金属細線（１１）に
より接続される。さらに、バ・ンケージを封止して半導
体装置の組み立てを完了する。
以上のように、この実施例に係る半導体パ・ンケージで
は、半田流れ防止壁り７）によりメタライズ層（２）上
の＾Ｕメツキ層（４）の表面がダイパッドエリア（１５
）とワイヤボンドエリア（１６）とに分離・区画されて
いるので、ワイヤボンドエリア（１６）への半田流れの
流出が防止され、ワイヤボンドエリア（１６）の＾Ｕメ
ツキ層（４）上に金属細線（１１）を直接ボンディング
することが可能となる。従って、ボンディングの信頼性
は高いものとなる。
半田流れ防止壁（））は、ガラス質を焼成して形成され
るので、自由な形に形成しやすく、加熱しても変質しな
いという効果がある。また、半田流れ防止壁（））は、
ガラス質の焼成による他、セラミックあるいはガラスの
粉末を接着剤により固めることによっても形成すること
ができる。
さらに、半田流れ防止壁（７〉は、グイボンド時及びワ
イヤボンド時の位置合わせの指標としても活用すること
ができ、半導体装置製造の自動化を図る上で有益なもの
となる。
また上記実施例では、半田流れ防止壁（７）をメタライ
ズ層（２）の上に直接形成したが、第３図に示すように
半田流れ防止壁（１７）をＮｉメ・ツキ層（３）上に形
成してもよく、また第４図のように半田流れ防止壁り１
８）を＾Ｕメ・ツキ層り４）の上に形成してもよい。
〔発明の効果〕
以上説明したように、この発明に係る半導体ノ＜・７ケ
ージは、基板と、基板上に形成され且つダイノく・ｙド
エリア及びワイヤボンドエリアを有するメタライズパタ
ーンと、メタライズパターン上で且つグイパッドエリア
とワイヤボンドエリアとの間に形成されると共にダイパ
ッドエリア上に半導体チップを搭載する際の半田流れが
ワイヤボンドエリアに流出することを防止するための半
田流れ防止壁とを備えているので、半田流れに起因する
信頼性の低下を防止することができる。
【図面の簡単な説明】
第１図はこの発明の一実施例に係る半導体パッケージを
用いて製造した半導体装置を示す斜視図、第２図は第１
図の■−■線断面図、第３図及び第４図はそれぞれ他の
実施例を示す部分断面図、第５図は従来の半導体パッケ
ージを用いた半導体装置を示す斜視図、第６図は第５図
の装置の半導体チップ搭載部分を示す断面図である。 図において、（１）はベースセラミック部材、（２）は
メタライズ層、（７）、（１７）及び（１８）は半田流
れ防止壁、（９）は半導体チップ、（１０）は半田、（
１５）はグイパッドエリア、（１６）はワイヤボンドエ
リアである。 なお、 各図中同一符号は同一または相当部分を示す。

Claims (1)

  1. 【特許請求の範囲】 基板と、 前記基板上に形成され且つダイパッドエリア及びワイヤ
    ボンドエリアを有するメタライズ層と、前記メタライズ
    層上で且つ前記ダイパッドエリアと前記ワイヤボンドエ
    リアとの間に形成されると共に前記ダイパッドエリア上
    に半導体チップを搭載する際の半田流れが前記ワイヤボ
    ンドエリアに流出することを防止するための半田流れ防
    止壁と を備えたことを特徴とする半導体パッケージ。
JP2044424A 1990-02-27 1990-02-27 半導体パッケ―ジ Expired - Lifetime JP2527828B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2044424A JP2527828B2 (ja) 1990-02-27 1990-02-27 半導体パッケ―ジ
US07/558,467 US5055911A (en) 1990-02-27 1990-07-27 Semiconductor device package utilizing a solder flow prevention wall
GB9018550A GB2241379B (en) 1990-02-27 1990-08-23 A semiconducter package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2044424A JP2527828B2 (ja) 1990-02-27 1990-02-27 半導体パッケ―ジ

Publications (2)

Publication Number Publication Date
JPH03248541A true JPH03248541A (ja) 1991-11-06
JP2527828B2 JP2527828B2 (ja) 1996-08-28

Family

ID=12691108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2044424A Expired - Lifetime JP2527828B2 (ja) 1990-02-27 1990-02-27 半導体パッケ―ジ

Country Status (3)

Country Link
US (1) US5055911A (ja)
JP (1) JP2527828B2 (ja)
GB (1) GB2241379B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8862219B2 (en) 2007-10-04 2014-10-14 Koninklijke Philips N.V. Relating to brain computer interfaces

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5347423A (en) * 1992-08-24 1994-09-13 Murata Erie North America, Inc. Trimmable composite multilayer capacitor and method
US5854511A (en) * 1995-11-17 1998-12-29 Anam Semiconductor, Inc. Semiconductor package including heat sink with layered conductive plate and non-conductive tape bonding to leads
US6060779A (en) * 1997-04-30 2000-05-09 Shinko Electric Industries, Co., Ltd. Resin sealed ceramic package and semiconductor device
EP0964446A3 (en) * 1998-06-04 2001-02-07 Ford Motor Company An electronic circuit assembly
US6555412B1 (en) * 1999-12-10 2003-04-29 Micron Technology, Inc. Packaged semiconductor chip and method of making same
US6818968B1 (en) * 2000-10-12 2004-11-16 Altera Corporation Integrated circuit package and process for forming the same
TWI246760B (en) * 2004-12-22 2006-01-01 Siliconware Precision Industries Co Ltd Heat dissipating semiconductor package and fabrication method thereof
US7446411B2 (en) * 2005-10-24 2008-11-04 Freescale Semiconductor, Inc. Semiconductor structure and method of assembly
US20070175660A1 (en) * 2006-01-27 2007-08-02 Yeung Betty H Warpage-reducing packaging design
CN102549738B (zh) * 2010-05-18 2015-07-01 丰田自动车株式会社 半导体装置及其制造方法
CN114582826A (zh) * 2020-11-30 2022-06-03 上海华为技术有限公司 一种封装结构、封装方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57202747A (en) * 1981-11-09 1982-12-11 Nec Corp Electronic circuit device
JPS6382937U (ja) * 1986-11-19 1988-05-31

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5272170A (en) * 1975-12-12 1977-06-16 Nec Corp Package for semiconductor elements
US4339768A (en) * 1980-01-18 1982-07-13 Amp Incorporated Transistors and manufacture thereof
US4451845A (en) * 1981-12-22 1984-05-29 Avx Corporation Lead frame device including ceramic encapsulated capacitor and IC chip
US4692789A (en) * 1982-07-23 1987-09-08 Kabushiki Kaisha Toyota Chuo Kenkyusho Semiconductor apparatus
JPS6022345A (ja) * 1983-07-19 1985-02-04 Toyota Central Res & Dev Lab Inc 半導体装置
US4771330A (en) * 1987-05-13 1988-09-13 Lsi Logic Corporation Wire bonds and electrical contacts of an integrated circuit device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57202747A (en) * 1981-11-09 1982-12-11 Nec Corp Electronic circuit device
JPS6382937U (ja) * 1986-11-19 1988-05-31

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8862219B2 (en) 2007-10-04 2014-10-14 Koninklijke Philips N.V. Relating to brain computer interfaces

Also Published As

Publication number Publication date
GB2241379A (en) 1991-08-28
GB9018550D0 (en) 1990-10-10
JP2527828B2 (ja) 1996-08-28
US5055911A (en) 1991-10-08
GB2241379B (en) 1994-01-05

Similar Documents

Publication Publication Date Title
KR20020090314A (ko) 반도체 장치
JP2915888B1 (ja) 配線基板及びその製造方法
JPH03248541A (ja) 半導体パッケージ
JPH1074795A (ja) 半導体装置およびその製造方法
JP2534881B2 (ja) 気密封止回路装置
JP3544283B2 (ja) 電子部品用パッケージ
JPS63143A (ja) リ−ドレス部品
JPH07312474A (ja) 電子部品の搭載構造
JPS6384128A (ja) 混成集積回路装置
JP7207656B2 (ja) 半導体モジュールの製造方法、及び半導体モジュール
JP2736161B2 (ja) 半導体装置
JP3463790B2 (ja) 配線基板
JPH10107091A (ja) 電子部品の実装構造およびその製造方法
JP2612468B2 (ja) 電子部品搭載用基板
JPS63244631A (ja) 混成集積回路装置の製造方法
JP2702455B2 (ja) ピングリッドアレイ型半導体装置
JPS6193654A (ja) 樹脂封止型半導体装置
JPH05235191A (ja) 樹脂封止型半導体装置とその実装方法
JPH0756886B2 (ja) 半導体パッケージの製造方法
JPH05326814A (ja) 電子回路素子搭載用リードフレーム
KR100264644B1 (ko) 모듈 패키지
JPH0547949A (ja) 半導体装置
JPH0342864A (ja) 高集積度半導体装置
JPH0320067B2 (ja)
JPH04159767A (ja) 混成集積回路