JPH03248552A - Resin sealed semiconductor device - Google Patents
Resin sealed semiconductor deviceInfo
- Publication number
- JPH03248552A JPH03248552A JP4633290A JP4633290A JPH03248552A JP H03248552 A JPH03248552 A JP H03248552A JP 4633290 A JP4633290 A JP 4633290A JP 4633290 A JP4633290 A JP 4633290A JP H03248552 A JPH03248552 A JP H03248552A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- resin
- capacitor
- semiconductor device
- substrate pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 84
- 229920005989 resin Polymers 0.000 title claims abstract description 13
- 239000011347 resin Substances 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 239000004020 conductor Substances 0.000 claims abstract description 20
- 238000007789 sealing Methods 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 abstract description 32
- 230000035939 shock Effects 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 description 10
- 230000001070 adhesive effect Effects 0.000 description 9
- 239000000853 adhesive Substances 0.000 description 8
- 230000007257 malfunction Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000000725 suspension Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000012808 vapor phase Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は樹脂封止型半導体装置に関し、特に、ノイズに
よる誤動作を防止するためのコンデンサを内蔵する樹脂
封止型半導体装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a resin-sealed semiconductor device, and more particularly to a resin-sealed semiconductor device that includes a built-in capacitor to prevent malfunctions due to noise.
［従来の技術］
従来、プラスチックパッケージ等により被覆される樹脂
封止型半導体装置においては、電子装置等の基板上への
実装時に前記樹脂封止型半導体装置に搭載された半導体
素子から発生するノイズにより前記電子装置等が誤動作
することを防止するために、電源電極用のリードとアー
ス用のリードとの間に外付はコンデンサが接続されてい
る。しかしながら、この場合、前記コンデンサと前記リ
ードとの間のインダクタンスが低下すると共に、前記基
板上の実装密度が低下するため、近年、このようなコン
デンサを樹脂封止型半導体装置に内蔵するようになって
きた。[Prior Art] Conventionally, in a resin-sealed semiconductor device covered with a plastic package or the like, noise generated from a semiconductor element mounted on the resin-sealed semiconductor device when mounted on a substrate of an electronic device, etc. In order to prevent the electronic device etc. from malfunctioning due to this, an external capacitor is connected between the power supply electrode lead and the ground lead. However, in this case, the inductance between the capacitor and the lead decreases, and the mounting density on the substrate also decreases, so in recent years, such capacitors have been built into resin-sealed semiconductor devices. It's here.
第３図（ａ）は従来の樹脂封止型半導体装置を示す平面
図、第３図（ｂ）はその縦断面図である。FIG. 3(a) is a plan view showing a conventional resin-sealed semiconductor device, and FIG. 3(b) is a longitudinal sectional view thereof.
第３図（ａ）及び（ｂ）に示すように、リードフレーム
４１には所定の形状のり−ド４１ａ１外部導出用リード
４ ｌ ｂ＋ ４１０１ダイパー４１ｄ。As shown in FIGS. 3(a) and 3(b), the lead frame 41 has a predetermined shape of glue 41a1, external lead-out leads 4lb+4101, and a dieper 41d.
吊りリード４１ｅ及び半導体素子搭載部４２ａ＋４２ｂ
がパターン形成されている。半導体素子搭載部４２ａ、
４２ｂは吊りリード４１ｅによりリードフレーム４１の
略中夫に保持されており、相互に電気的に分離されてい
る。リード４１ａ及び外部導出用リード４１ｂ、４１ｃ
は、その一端を半導体素子搭載部４２ａ、４２ｂに向け
て延出するように形成され、ダイパー４１（１により相
互に接続されていて、製造後にダイパー４１ｄを切断す
ることにより相互に電気的に分離されるようになってい
る。また、外部導出用リード４１ｂ、４１ｃはいづれも
吊りリード４１ｅに電気的に接続されていて、実装時に
外部導出用リード４１ｂ。Suspension lead 41e and semiconductor element mounting portion 42a+42b
is formed into a pattern. Semiconductor element mounting part 42a,
42b is held approximately at the center of the lead frame 41 by a hanging lead 41e, and is electrically isolated from each other. Lead 41a and external leads 41b and 41c
are formed so that one end thereof extends toward the semiconductor element mounting parts 42a and 42b, and are connected to each other by a dieper 41 (1), and are electrically separated from each other by cutting the dieper 41d after manufacturing. Further, the external lead-out leads 41b and 41c are both electrically connected to the suspension lead 41e, and the external lead-out leads 41b are connected to each other during mounting.
４１ｃの他端が電源に接続される。The other end of 41c is connected to a power source.
チップ型コンデンサ４３はその下面の両端に電極を有し
ていて、この各電極が半導体素子搭載部４２ａ、４２ｂ
に接続されるようにして、導電性接着剤を介して半導体
素子搭載部４２ａ、４２ｂ上に固着されている。The chip capacitor 43 has electrodes at both ends of its lower surface, and each electrode is connected to the semiconductor element mounting portions 42a, 42b.
The semiconductor element mounting parts 42a and 42b are fixedly connected to each other through a conductive adhesive.
矩形のチップ型の半導体素子４４はコンデンサ４３上に
固着されており、半導体素子４４の上面に設けられた電
極パッド４９とリード４１ａ、４１ｂ、４１ｃとがボン
ディングワイヤ４５により接続されている。なお、半導
体素子４４の電源用の電極パッド４９は外部導出用リー
ド４１ｂ、４１ｃに接続されている。A rectangular chip-shaped semiconductor element 44 is fixed on the capacitor 43, and electrode pads 49 provided on the upper surface of the semiconductor element 44 are connected to leads 41a, 41b, and 41c by bonding wires 45. Note that the electrode pad 49 for power supply of the semiconductor element 44 is connected to external leads 41b and 41c.
また、リード４１ａ及び外部導出用リード４１ｂ、４１
ｃの一部を含む半導体素子４４の周囲には、エポキシ樹
脂等を固化させて樹脂層４６が成形されている。In addition, the lead 41a and external lead-out leads 41b, 41
A resin layer 46 is formed by solidifying epoxy resin or the like around the semiconductor element 44 including a part of the semiconductor element 44.
このように構成された樹脂封止型半導体装置においては
、半導体素子４４の電源用の電極パッド４９に接続され
た外部導出用リード４１ｂ、４ｉＣ間に吊りリード４１
ｅを介してコンデンサ４３が接続されているので、電子
装置に実装する際に半導体素子４４から発生するノイズ
により前記電子装置が誤動作することが防止される。In the resin-sealed semiconductor device configured in this manner, the suspension lead 41 is connected between the external leads 41b and 4iC connected to the power supply electrode pad 49 of the semiconductor element 44.
Since the capacitor 43 is connected through e, the electronic device is prevented from malfunctioning due to noise generated from the semiconductor element 44 when mounted on the electronic device.
［発明が解決しようとする課題］
しかしながら、上述した従来の樹脂封止型半導体装置に
おいては、内蔵されるコンデンサ４３は、その構造上、
薄いものであると共に半導体素子４４よりも大きいもの
である必要がある。このため、半導体素子４４が大きく
なるに伴ってコンデンサ４３を大きくしなければならず
、コンデンサ４３の製造が困難になり、樹脂封止型半導
体装置の製造コストが高くなるという問題点がある。[Problems to be Solved by the Invention] However, in the conventional resin-sealed semiconductor device described above, the built-in capacitor 43 has problems due to its structure.
It needs to be thin and larger than the semiconductor element 44. Therefore, as the semiconductor element 44 becomes larger, the capacitor 43 must be made larger, which makes manufacturing the capacitor 43 difficult and increases the manufacturing cost of the resin-sealed semiconductor device.
また、コンデンサ４３を大きくすると、その強度が低下
し、コンデンサ４３とエポキシ樹脂層４６との間の熱膨
張差により樹脂封止型半導体装置の耐熱衝撃性が著しく
低下するという問題点がある。Further, when the capacitor 43 is made larger, its strength decreases, and due to the difference in thermal expansion between the capacitor 43 and the epoxy resin layer 46, there is a problem that the thermal shock resistance of the resin-sealed semiconductor device is significantly lowered.
本発明はかかる問題点に鑑みてなされたものであって、
電源端子間におけるノイズの発生を防止できると共に、
耐熱衝撃性が優れ、製造コストが低い樹脂封止型半導体
装置を提供することを目的とする。The present invention has been made in view of such problems, and includes:
In addition to preventing noise generation between power supply terminals,
It is an object of the present invention to provide a resin-sealed semiconductor device that has excellent thermal shock resistance and low manufacturing cost.
［課題を解決するための手段］
本発明に係る樹脂封止型半導体装置は、リードフレーム
に配設された導電性の基板パッドと、この基板パッドに
搭載された半導体素子と、この半導体素子を封止する樹
脂層とを有する樹脂封止型半導体装置において、前記基
板パッド上に形成された誘電体層と、この誘電体層上に
形成された導電体層と、その上面に配線パターンが形成
され前記導電体層上に設けられたプリント配線基板とを
有し、前記半導体素子は前記配線パターンを介して前記
リードフレームと電気的に接続されていると共に、一方
の電源電位が前記基板パッドに接続され、他方の電源電
位が前記導電体層に接続されていることを特徴とする。[Means for Solving the Problems] A resin-sealed semiconductor device according to the present invention includes a conductive substrate pad disposed on a lead frame, a semiconductor element mounted on the substrate pad, and a semiconductor element mounted on the conductive substrate pad. In a resin-sealed semiconductor device having a resin layer for sealing, a dielectric layer formed on the substrate pad, a conductive layer formed on the dielectric layer, and a wiring pattern formed on the upper surface thereof. and a printed wiring board provided on the conductor layer, the semiconductor element is electrically connected to the lead frame via the wiring pattern, and one power supply potential is applied to the board pad. and the other power supply potential is connected to the conductor layer.
［作用コ
本発明においては、リードフレームに配設された導電性
の基板パッドと、この基板パッド上に形成された誘電体
層と、この誘電体層上に形成された導電体層とからなる
コンデンサが構成されている。そして、前記基板パッド
に搭載された半導体素子は、前記誘電体層上に設けられ
たプリント配線基板上の配線パターンを介して前記リー
ドフレームと電気的に接続されていると共に、一方の電
源電位が前記基板パッドに接続され、他方の電源電位が
前記導電体層に接続されている。このため、例えば、こ
の樹脂封止型半導体装置を電子装置に実装する際に前記
半導体素子からノイズが発生しても、前記半導体素子の
双方の電源電位が前述したコンデンサにより固定されて
いるので、前記電子装置が誤動作することがない。[Function] In the present invention, a conductive substrate pad provided on a lead frame, a dielectric layer formed on this substrate pad, and a conductive layer formed on this dielectric layer are used. A capacitor is configured. The semiconductor element mounted on the substrate pad is electrically connected to the lead frame via a wiring pattern on a printed wiring board provided on the dielectric layer, and one power supply potential is connected to the lead frame. The other power supply potential is connected to the substrate pad, and the other power supply potential is connected to the conductor layer. Therefore, for example, even if noise is generated from the semiconductor element when this resin-sealed semiconductor device is mounted in an electronic device, the power supply potentials of both of the semiconductor elements are fixed by the capacitor described above. The electronic device will not malfunction.
また、従来から使用されている強度が低いチップ型コン
デンサを内蔵する場合と異なり、半導体素子を封止する
樹脂層とコンデンサとの間の熱膨張差により樹脂封止型
半導体装置の耐熱衝撃性が低下することがない。In addition, unlike conventionally used chip capacitors with low strength, the thermal shock resistance of resin-sealed semiconductor devices is reduced due to the difference in thermal expansion between the resin layer that seals the semiconductor element and the capacitor. It never declines.
更に、前記誘電体層は、気相メツキ法等により薄く且つ
均一に形成することができ、その厚さを容易に制御する
ことができるので、所望の容量のコンデンサを容易に形
成することができる。このため、樹脂封止型半導体装置
の生産性を向上させることができ、その製造コストを低
減することができる。Furthermore, the dielectric layer can be formed thinly and uniformly by vapor phase plating or the like, and its thickness can be easily controlled, so that a capacitor with a desired capacitance can be easily formed. . Therefore, the productivity of the resin-sealed semiconductor device can be improved and the manufacturing cost thereof can be reduced.
なお、前記導電体層の導電体としては、チタン、アルミ
ニウム、クロム又はニッケル等の金属を使用することが
できる。また、前記誘電体層の誘電体としては、酸化チ
タン、酸化アルミニウム若しくはチタン酸バリウム等の
酸化物、窒化ケイ素若しくは窒化タンタル等の窒化物又
は誘電性を有する複合ガラス等を使用することができる
。Note that metals such as titanium, aluminum, chromium, or nickel can be used as the conductor of the conductor layer. Further, as the dielectric material of the dielectric layer, oxides such as titanium oxide, aluminum oxide, or barium titanate, nitrides such as silicon nitride or tantalum nitride, or composite glass having dielectric properties can be used.
［実施例コ
次に、本発明の実施例について添付の図面を参照して説
明する。[Embodiments] Next, embodiments of the present invention will be described with reference to the accompanying drawings.
第１図（ａ）は本発明の第１の実施例に係る樹脂封止型
半導体装置を示す平面図、第１図（ｂ）はその縦断面図
である。FIG. 1(a) is a plan view showing a resin-sealed semiconductor device according to a first embodiment of the present invention, and FIG. 1(b) is a longitudinal sectional view thereof.
第１図（ａ）及び（ｂ）に示すように、リードフレーム
１には所定の形状のリードｌａ１外部導出用リード１ｂ
＋１ｃ１ダイパー１ｄ及び吊りリード１ｅがパターン形
成されている。リードフレーム１の略中夫にはリードフ
レーム１と同一材質（４２合金又は銅合金等）からなる
矩形の基板パッド２が吊りリード１ｅにより保持されて
いて、リード１ａ及び外部導出用リード１ｂ＋１ｃはそ
の一端を基板パッド２に向けて延出するように形成され
ている。また、外部導出用リード１ｃは基板パッド２に
電気的に接続されている。更に、リード１ａ及び外部導
出用リード１ｂ＋１ｃは、ダイパー１ｄにより相互に接
続されていて、製造後にダイパー１ｄを切断することに
より相互に電気的に分離されるようになっている。As shown in FIGS. 1(a) and 1(b), the lead frame 1 has a lead la1 of a predetermined shape and a lead 1b for leading out to the outside.
A +1c1 dieper 1d and a hanging lead 1e are patterned. A rectangular board pad 2 made of the same material as the lead frame 1 (42 alloy, copper alloy, etc.) is held approximately at the center of the lead frame 1 by a suspension lead 1e, and the lead 1a and the external lead-out leads 1b+1c are connected to the lead frame 1. It is formed so that one end thereof extends toward the substrate pad 2. Furthermore, the external lead 1c is electrically connected to the substrate pad 2. Further, the lead 1a and the external leads 1b+1c are connected to each other by a dieper 1d, and are electrically isolated from each other by cutting the dieper 1d after manufacturing.
基板パッド２の上には、誘電率が高い酸化チタン、酸化
アルミニウム、チタン酸バリウム、窒化ケイ素、窒化タ
ンタル又は誘電性を有する複合ガラス等の誘電体からな
る誘電体層３が形成されている。この誘電体層３は、Ｐ
ｖＤ法又はＣＶＤ法等の気相メツキ法等により基板パッ
ド２上に前記誘電体を被着して形成するか、基板パッド
２上にタンタル又はアルミニウム等の金属を被着した後
に陽極酸化処理若しくは反応性ラジカルによる金属絶縁
膜化処理を施して形成することにより、その厚さを薄く
且つ均一にすることができる。この場合、誘電体層３の
厚さは、コンデンサの容量を大きくするために、例えば
約３μｍ以下にすることが好ましい。On the substrate pad 2, a dielectric layer 3 made of a dielectric material such as titanium oxide, aluminum oxide, barium titanate, silicon nitride, tantalum nitride, or composite glass having dielectric properties is formed on the substrate pad 2. This dielectric layer 3 is made of P
The dielectric material is deposited on the substrate pad 2 by a vapor phase plating method such as a vD method or a CVD method, or a metal such as tantalum or aluminum is deposited on the substrate pad 2 and then anodized or processed. By forming the metal insulating film using reactive radicals, the thickness can be made thin and uniform. In this case, the thickness of the dielectric layer 3 is preferably about 3 μm or less, for example, in order to increase the capacitance of the capacitor.
一方、プリント配線基板４は、平面視で基板パッド２と
路間−の形状をなし、その上面に所定のプリント配線４
ａがパターン形成されている。プリント配線基板４の下
面には、誘電体に対して密着性を有するチタン、アルミ
ニウム、クロム又はニッケル等の金属導電体からなる導
電体層５が被着されている。この導電体層５は、気相メ
ツキ法等によりプリント配線基板４の下面に前記金属導
電体を被着して形成することが好ましいが、接着剤又は
圧接法によりプリント配線基板４の下面に接合しても良
い。また、プリント配線基板４にはその厚さ方向に挿通
するスルーホール４ｂが設けられていて、外部導出用リ
ード１ｂに接続されるプリント配線４ａと導電体層５と
がスルーホール４ｂを介して電気的に接続されている。On the other hand, the printed wiring board 4 has a shape between the board pad 2 and the path in a plan view, and has a predetermined printed wiring 4 on its upper surface.
a is patterned. A conductor layer 5 made of a metal conductor such as titanium, aluminum, chromium, or nickel, which has adhesive properties to dielectrics, is deposited on the lower surface of the printed wiring board 4 . The conductor layer 5 is preferably formed by depositing the metal conductor on the lower surface of the printed wiring board 4 by vapor plating or the like, but is bonded to the lower surface of the printed wiring board 4 by adhesive or pressure bonding. You may do so. Further, the printed wiring board 4 is provided with a through hole 4b inserted in the thickness direction thereof, and the printed wiring 4a connected to the external lead 1b and the conductive layer 5 are connected to each other through the through hole 4b. connected.
而して、導電体層５は導電性接着剤６を介して誘電体層
３上に接合されている。Thus, the conductive layer 5 is bonded onto the dielectric layer 3 via a conductive adhesive 6.
半導体素子７は導電性接着剤８を介してプリント配線基
板４の上面略中央に搭載されている。そして、半導体素
子７の上面に設けられた電極バッド９とプリント配線４
ａの一端との間、及びプリント配線４ａの他端とリード
１ａ＋ １ｂ＋ ｌｃの一端との間がボンディング
ワイヤ１０により電気的に接続されている。この場合、
半導体素子７の第１の電源電極用の電極パッド９ａは、
ワイヤ１０及びプリント配線４ａを介して外部導出用リ
ード１ｂに接続されると共に、スルーホール４ｂを介し
て導電体層５に接続される。一方、半導体素子７の第２
の電源電極用の電極パッド９ｂは、ワイヤ１０及びプリ
ント配線４ａを介して外部導出用リード１ｃに接続され
ると共に、この外部導出用リード１ｃを介して基板パッ
ド２に接続される。The semiconductor element 7 is mounted approximately at the center of the upper surface of the printed wiring board 4 via a conductive adhesive 8. Then, electrode pads 9 and printed wiring 4 provided on the upper surface of the semiconductor element 7
The bonding wire 10 is electrically connected to one end of the lead a, and between the other end of the printed wiring 4a and one end of the lead 1a+ 1b+ lc. in this case,
The electrode pad 9a for the first power supply electrode of the semiconductor element 7 is
It is connected to the external lead 1b via the wire 10 and the printed wiring 4a, and is also connected to the conductor layer 5 via the through hole 4b. On the other hand, the second
The electrode pad 9b for the power supply electrode is connected to the external lead 1c via the wire 10 and the printed wiring 4a, and is also connected to the substrate pad 2 via the external lead 1c.
また、リード１ａ及び外部導出用リード１ｂ。Also, a lead 1a and a lead 1b for leading to the outside.
１ｃの一部を含む半導体素子７の周囲には、エポキシ樹
脂等を固化させて樹脂層１１が成形されている。A resin layer 11 is formed by solidifying epoxy resin or the like around the semiconductor element 7 including a part of the semiconductor element 1c.
このように構成された樹脂封止型半導体装置においては
、基板パッド２、誘電体層３及び導電体層５からなるコ
ンデンサが構成されていて、半導体素子７の電源電極用
の電極パッド９ ａ ＋ ９ ｂは夫々導電体層５及び
基板パッド２に電気的に接続されている。このため、例
えば、この樹脂封止型半導体装置を電子装置に実装する
際に半導体素子７からノイズが発生しても、半導体素子
７の第１及び第２の電源電位が前記コンデンサにより固
定されているので、前記電子装置が誤動作することはな
い。In the resin-sealed semiconductor device constructed in this manner, a capacitor is constructed of a substrate pad 2, a dielectric layer 3, and a conductive layer 5, and an electrode pad 9a+ for a power supply electrode of a semiconductor element 7 is provided. 9b are electrically connected to the conductor layer 5 and the substrate pad 2, respectively. Therefore, for example, even if noise is generated from the semiconductor element 7 when this resin-sealed semiconductor device is mounted in an electronic device, the first and second power supply potentials of the semiconductor element 7 are fixed by the capacitor. Therefore, the electronic device will not malfunction.
また、従来から使用されている強度が低いチップ型コン
デンサを内蔵する場合と異なり、基板パッド２、誘電体
層３及び導電体層５からなる強度が高いコンデンサを形
成することができるので、樹脂層１１と前記コンデンサ
との間の熱膨張差により樹脂封止型半導体装置の耐熱衝
撃性が低下することがない。In addition, unlike the conventional case where a chip-type capacitor with low strength is incorporated, a high-strength capacitor consisting of the substrate pad 2, dielectric layer 3, and conductive layer 5 can be formed, so the resin layer The thermal shock resistance of the resin-sealed semiconductor device does not deteriorate due to the difference in thermal expansion between 11 and the capacitor.
更に、誘電体層５は、気相メツキ法等により薄く且つ均
一に形成することができ、その厚さを容易に制御するこ
とができるので、容量が均一なコンデンサを容易に形成
することができる。このため、量産により樹脂封止型半
導体装置の生産性を向上させることができるので、樹脂
封止型半導体装置を低コストで製造することができる。Furthermore, the dielectric layer 5 can be formed thinly and uniformly by a vapor phase plating method or the like, and its thickness can be easily controlled, so that a capacitor with a uniform capacitance can be easily formed. . Therefore, the productivity of resin-sealed semiconductor devices can be improved through mass production, and thus resin-sealed semiconductor devices can be manufactured at low cost.
第２図（ａ）は本発明の第２の実施例に係る樹脂封止型
半導体装置を示す平面図、第２図（ｂ）はその縦断面図
である。FIG. 2(a) is a plan view showing a resin-sealed semiconductor device according to a second embodiment of the present invention, and FIG. 2(b) is a longitudinal sectional view thereof.
第２図（ａ）及び（ｂ）に示すように、リードフレーム
２１には所定の形状のり−ド２１ａ１ダイパー２１ｄ及
び吊りリード２１ｅがパターン形成されている。リード
フレーム１の略中夫には矩形の基板パッド２２が吊りリ
ード２１ｅにより保持されていて、リード２１ａはその
一端を基板パッド２２に向けて延出するように形成され
ている。As shown in FIGS. 2(a) and 2(b), the lead frame 21 is patterned with a predetermined shape of a glue board 21a, a dieper 21d, and a suspension lead 21e. A rectangular board pad 22 is held by a hanging lead 21e approximately at the center of the lead frame 1, and one end of the lead 21a is formed to extend toward the board pad 22.
また、リード２１ａはダイパー２１ｄにより相互に接続
されていて、製造後にダイパー２１ｄを切断することに
より相互に電気的に分離されるようになっている。Further, the leads 21a are connected to each other by a dieper 21d, and are electrically isolated from each other by cutting the dieper 21d after manufacturing.
基板パッド２２の上には、その中央の矩形の半導体素子
搭載領域を除く領域に誘電体層２３が形成されている。A dielectric layer 23 is formed on the substrate pad 22 in an area excluding a rectangular semiconductor element mounting area at the center thereof.
この誘電体層２３上には導電性接着剤２６により導電体
層２５が接合されている。A conductive layer 25 is bonded onto this dielectric layer 23 with a conductive adhesive 26.
更に、この導電体層２５上にはプリント配線基板２４が
接合されている。プリント配線基板２４の上面には所定
のプリント配線２４ａがパターン形成されている。また
、プリント配線基板２４にはその厚さ方向に挿通するス
ルーホール２４ｂが設けられていて、後述する半導体素
子２７の電源電極に接続されるプリント配線２４ａと導
電体層２５とがスルーホール２４ｂを介して電気的に接
続されている。Furthermore, a printed wiring board 24 is bonded onto this conductive layer 25. A predetermined pattern of printed wiring 24a is formed on the upper surface of the printed wiring board 24. Further, the printed wiring board 24 is provided with a through hole 24b inserted in the thickness direction thereof, and the printed wiring 24a connected to the power supply electrode of the semiconductor element 27, which will be described later, and the conductive layer 25 are connected through the through hole 24b. electrically connected via.
半導体素子２７は導電性接着剤２８を介して基板パッド
２２の前記半導体素子搭載領域上に搭載されている。そ
して、半導体素子２７の上面に設けられた電極パッド２
９とプリント配線２４ａの一端との間、及びプリント配
線２４ａの他端とリード２１ａの一端との間がボンディ
ングワイヤ３０により電気的に接続されている。この場
合、半導体素子２７の電源電極用の電極パッド２９ａは
、ワイヤ３０及びプリント配線４ａを介してリード２１
ａに接続されると共に、スルーホール２４ｂを介して導
電体層２５に接続される。一方、半導体素子７のサブス
トレート電位は、導電性接着剤２８を介して基板パッド
２２と略同電位になる。The semiconductor element 27 is mounted on the semiconductor element mounting area of the substrate pad 22 via a conductive adhesive 28. Then, the electrode pad 2 provided on the upper surface of the semiconductor element 27
9 and one end of the printed wiring 24a, and between the other end of the printed wiring 24a and one end of the lead 21a are electrically connected by bonding wires 30. In this case, the electrode pad 29a for the power supply electrode of the semiconductor element 27 is connected to the lead 21 through the wire 30 and the printed wiring 4a.
a, and is also connected to the conductor layer 25 via the through hole 24b. On the other hand, the substrate potential of the semiconductor element 7 becomes approximately the same potential as the substrate pad 22 via the conductive adhesive 28.
また、リード２１ａの一部を含む半導体素子２７の周囲
には、エポキシ樹脂等を固化させて樹脂層３１が成形さ
れている。Furthermore, a resin layer 31 is formed by solidifying epoxy resin or the like around the semiconductor element 27 including a portion of the lead 21a.
このように構成された樹脂封止型半導体装置においては
、ワイヤリングにより電極パッド２９ａに電源電極用の
リード２１ａを選択的に接続すれば、電源電位とサブス
トレート電位との間に基板パッド２２、誘電体層２３及
び導電体層２５からなるコンデンサを構成することがで
きる。従って、本実施例は、第１の実施例と同様の効果
が得られると共に、特に多端子の樹脂封止型半導体装置
に適用するのに好適である。In the resin-sealed semiconductor device configured as described above, if the power supply electrode lead 21a is selectively connected to the electrode pad 29a by wiring, the substrate pad 22 and the dielectric A capacitor including the body layer 23 and the conductor layer 25 can be constructed. Therefore, this embodiment provides the same effects as the first embodiment and is particularly suitable for application to a multi-terminal resin-sealed semiconductor device.
［発明の効果コ
以上説明したように本発明によれば、リードフレームに
配設された導電性の基板パッドと、この基板パッド上に
形成された誘電体層と、この誘電体層上に形成された導
電体層とを有し、前記基板パッドに搭載された半導体素
子は、前記リードフレームと電気的に接続されていると
共に、一方の電源電位が前記基板パッドに接続され、他
方の電源電位が前記導電体層に接続されているから、前
記半導体素子から発生するノイズにより電子装置等が誤
動作することを防止できる。[Effects of the Invention] As explained above, according to the present invention, a conductive substrate pad disposed on a lead frame, a dielectric layer formed on this substrate pad, and a The semiconductor element mounted on the substrate pad is electrically connected to the lead frame, and one power supply potential is connected to the substrate pad, and the other power supply potential is connected to the lead frame. is connected to the conductor layer, it is possible to prevent malfunctions of electronic devices and the like due to noise generated from the semiconductor element.
また、従来から使用されている強度が低いチップ型コン
デンサを使用する場合と異なり、樹脂層とこのコンデン
サとの熱膨張差により樹脂封止型半導体装置の耐熱衝撃
性が低下することを防止できる。Furthermore, unlike the case of using conventionally used chip-type capacitors with low strength, it is possible to prevent the thermal shock resistance of the resin-sealed semiconductor device from decreasing due to the difference in thermal expansion between the resin layer and the capacitor.
更に、前記誘電体層の厚さは容易に制御することができ
るから、樹脂封止型半導体装置の生産性を向上させるこ
とができ、その製造コストを低減することができる。Furthermore, since the thickness of the dielectric layer can be easily controlled, the productivity of the resin-sealed semiconductor device can be improved and the manufacturing cost thereof can be reduced.
従って、本発明によれば、ノイズによる誤動作を防止す
ることができると共に、従来に比して製造コストが低（
、信頼性が高い樹脂封止型半導体装置を提供することが
できる。Therefore, according to the present invention, it is possible to prevent malfunctions due to noise, and the manufacturing cost is lower than in the past.
, it is possible to provide a highly reliable resin-sealed semiconductor device.
第１図（ａ）は本発明の第１の実施例に係る樹脂封止型
半導体装置を示す平面図、第１図（ｂ）はその縦断面図
、第２図（ａ）は本発明の第２の実施例に係る樹脂封止
型半導体装置を示す平面図、第２図（ｂ）はその縦断面
図、第３図（ａ）は従来の樹脂封止型半導体装置を示す
平面図、第３図（ｂ）はその縦断面図である。
１．２１，４１；リードフレーム、１ａｔ２１ａｔ
４１ ａ ； リード、ｌｂｔ ｌｅｔ ４１ａ
＋ ４１ｂ；外部導出用リード、ｌｄ、２１ｄ、４１
ｄ；ダイパー １ｅ＋ ２１ｅｔ ４１ｅ；吊りリ
ード、２．２２；基板パッド、３，２３；誘電体層、４
゜２４；プリント配線基板、４ａ＋ ２４ａ；プリント
配線、４ｂ、２４ｂ；スルーホール、５，２５；導電体
層、６，８．２Ｂ、２８；導電性接着剤、７．２７，４
４；半導体素子、９，９ａ、９ｂ。
２Ｌ ２９ａ、４９；電極パッド、１０，３０゜４５；
ボンディングワイヤ、１１，３１，４８；樹脂層、４２
ａ、４２ｂ；半導体素子搭載部、４３；チップ型コンデ
ンサFIG. 1(a) is a plan view showing a resin-sealed semiconductor device according to a first embodiment of the present invention, FIG. 1(b) is a longitudinal cross-sectional view thereof, and FIG. A plan view showing a resin-sealed semiconductor device according to a second embodiment, FIG. 2(b) is a longitudinal sectional view thereof, and FIG. 3(a) is a plan view showing a conventional resin-sealed semiconductor device. FIG. 3(b) is a longitudinal sectional view thereof. 1.21, 41; lead frame, 1at21at
41 a; lead, lbt let 41a
+ 41b; External lead, ld, 21d, 41
d; Diaper 1e+ 21et 41e; Hanging lead, 2.22; Substrate pad, 3, 23; Dielectric layer, 4
゜24; Printed wiring board, 4a+ 24a; Printed wiring, 4b, 24b; Through hole, 5, 25; Conductive layer, 6, 8.2B, 28; Conductive adhesive, 7.27, 4
4; Semiconductor element, 9, 9a, 9b. 2L 29a, 49; Electrode pad, 10, 30° 45;
Bonding wire, 11, 31, 48; resin layer, 42
a, 42b; Semiconductor element mounting part, 43; Chip type capacitor
Claims (1)
と、この基板パッドに搭載された半導体素子と、この半
導体素子を封止する樹脂層とを有する樹脂封止型半導体
装置において、前記基板パッド上に形成された誘電体層
と、この誘電体層上に形成された導電体層と、その上面
に配線パターンが形成され前記導電体層上に設けられた
プリント配線基板とを有し、前記半導体素子は前記配線
パターンを介して前記リードフレームと電気的に接続さ
れていると共に、一方の電源電位が前記基板パッドに接
続され、他方の電源電位が前記導電体層に接続されてい
ることを特徴とする樹脂封止型半導体装置。(1) In a resin-sealed semiconductor device having a conductive substrate pad disposed on a lead frame, a semiconductor element mounted on the substrate pad, and a resin layer for sealing the semiconductor element, the substrate It has a dielectric layer formed on the pad, a conductor layer formed on the dielectric layer, and a printed wiring board with a wiring pattern formed on the upper surface and provided on the conductor layer, The semiconductor element is electrically connected to the lead frame via the wiring pattern, and one power supply potential is connected to the substrate pad, and the other power supply potential is connected to the conductive layer. A resin-sealed semiconductor device characterized by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4633290A JPH03248552A (en) | 1990-02-27 | 1990-02-27 | Resin sealed semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4633290A JPH03248552A (en) | 1990-02-27 | 1990-02-27 | Resin sealed semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03248552A true JPH03248552A (en) | 1991-11-06 |
Family
ID=12744189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4633290A Pending JPH03248552A (en) | 1990-02-27 | 1990-02-27 | Resin sealed semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03248552A (en) |
-
1990
- 1990-02-27 JP JP4633290A patent/JPH03248552A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4714952A (en) | Capacitor built-in integrated circuit packaged unit and process of fabrication thereof | |
| US4454529A (en) | Integrated circuit device having internal dampening for a plurality of power supplies | |
| US5382829A (en) | Packaged microwave semiconductor device | |
| US5883428A (en) | Package for housing a semiconductor element | |
| EP1104026B1 (en) | Ground plane for a semiconductor chip | |
| EP0867939A2 (en) | Wiring substrate for semiconductor device with externally wired leads | |
| US20050056458A1 (en) | Mounting pad, package, device, and method of fabricating the device | |
| US5760466A (en) | Semiconductor device having improved heat resistance | |
| US5397918A (en) | Ceramic package for housing a semiconductor device | |
| JPH03248552A (en) | Resin sealed semiconductor device | |
| JP2502581B2 (en) | Method for forming protruding electrode of semiconductor element | |
| JPS61102770A (en) | Built-in capacitor type semiconductor device and manufacture thereof | |
| JP2001148457A (en) | High frequency semiconductor device | |
| US6312975B1 (en) | Semiconductor package and method of manufacturing the same | |
| JPS61134060A (en) | Semiconductor device with built-in capacitor and manufacture thereof | |
| JPS58164246A (en) | Semiconductor device | |
| JP2920066B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH09252076A (en) | ICs and lead frames for ICs | |
| JPH0412538A (en) | Semiconductor device | |
| JPS61150371A (en) | Capacitor built-in type semiconductor device and manufacture thereof | |
| JPH01164052A (en) | microwave packaging | |
| JPH05335501A (en) | Semiconductor device | |
| JP3051225B2 (en) | Package for integrated circuit | |
| JPS634662A (en) | Electronic circuit device | |
| JP3344364B2 (en) | Lead frame and semiconductor device using the same |