JPH0325011B2 - - Google Patents

Info

Publication number
JPH0325011B2
JPH0325011B2 JP59073276A JP7327684A JPH0325011B2 JP H0325011 B2 JPH0325011 B2 JP H0325011B2 JP 59073276 A JP59073276 A JP 59073276A JP 7327684 A JP7327684 A JP 7327684A JP H0325011 B2 JPH0325011 B2 JP H0325011B2
Authority
JP
Japan
Prior art keywords
resist
light
resist film
substrate
substrate surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP59073276A
Other languages
English (en)
Other versions
JPS60216553A (ja
Inventor
Kazuo Matsuzaki
Akinori Shimizu
Misao Saga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Corporate Research and Development Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Corporate Research and Development Ltd filed Critical Fuji Electric Corporate Research and Development Ltd
Priority to JP59073276A priority Critical patent/JPS60216553A/ja
Publication of JPS60216553A publication Critical patent/JPS60216553A/ja
Publication of JPH0325011B2 publication Critical patent/JPH0325011B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、特に半導体技術において広く用いら
れているフオトエツチング法に関する。
〔従来技術とその問題点〕
フオトエツチング法の歴史は19世紀の写真製版
法にさかのぼるが、プレーナ・トランジスタの製
造プロセスに採り入れられて以来、半導体技術に
広く応用され、そのほか金属板加工の分野で精密
機械部品の製造にも適用されている。フオトエツ
チングの工程は、例えば猶岡、二瓶共著の書籍
「フオトエツチングと微細加工」綜合電子出版
(昭52)3頁に記載のように基体表面を清浄にし
た後、レジスト膜を塗布またははり付けで表面に
被着し、プレベークにより溶媒を蒸発させ、次い
でフオトマスクをレジスト面に重ね合わせて露光
する。このあとポジレジストでは感光したレジス
ト部分、ネガレジストでは未感光のレジスト部分
を現像液、リンス液により除去し、ついでポスト
ベークにより現像液、リンス液を蒸発させる。こ
の結果、形成されたレジストパターンにより覆わ
れない表面を選択的にエツチングすることができ
る。このように従来のフオトエツチングでは露光
後現像、ポストベークの2工程が必須であつた。
〔発明の目的〕
本発明はこれに対してレジストパターン形成の
ための露光後の工程を1工程としたフオトエツチ
ング法を提供することを目的とする。
〔発明の要点〕
本発明は、基体表面にポジレジスト膜を被着
後、フオトマスクを通して露光し、露光後レジス
ト膜表面を酸素ふん囲気に接触せしめ、紫外光を
照射して発生した活性酸素の作用により感光した
レジストを灰化することにより上述の目的を達成
する。従来未感光ポジレジストあるいは感光ネガ
レジストを酸素プラズマで灰化することは行われ
ていたが、本発明は感光したポジレジストが、紫
外光の照射によつて発生した活性酸素の作用によ
り容易に灰化し、CO2、COあるいはN2となつて
飛散する現象に基づくものである。
〔発明の実施例〕
以下図を引用して本発明の実施例について説明
する。第1図において、従来と同様な工程によつ
て、例えば表面に酸化膜2を有するシリコン基板
1上にレジスト膜3を形成し(図a)、フオトマ
スク4を重ねて水銀灯からの光5により露光する
(図b)。次いで基板1を第2図に示す反応室10
の中に収容し導入口11から排出口12に向けて
酸素を通流させて反応室内のふん囲気を酸素に置
換した後、ArFエキシマレーザの193nmの波長の
光13を鏡14、レンズ15を介して基板1の上
にビーム6として入射させ、基板1の全面を走査
する(図c)。光5の照射によるレジスト有機物
の感光部分31は、分子構造のチエーンが切れて
いるため、酸素への光6の照射によるO2+O2→
O3+(O)の反応により発生した活性化酸素の作
用を受けて灰化し、O2、CO2あるいはN2のガス
となつて飛散し除去される(図d)。これにより
マスク4の黒色部41に対応したレジストパター
ンが基板1の酸化膜2上に形成されるので、エツ
チングによりレジスト膜3に覆われない部分を除
去することができ、従来と同様に残つたレジスト
を剥離液で除去することによりSiO2パターンが
シリコン基板上に残る(図e)。このようにして
形成されたSiO2パターンは、例えば選択拡散用
マスクとして有効に用いることができる。
〔発明の効果〕
本発明は、フオトエツチング法における感光ポ
ジレジストの除去を現像液、リンス液による湿式
現像によらないで、紫外光の照射により感光ポジ
ストのみを灰化することにより乾式現像を可能に
したもので、ポストベーク工程が不要となり工程
合理化ができるばがりでなく、液体が被処理基体
に触れることがないので汚染の危険が少なくな
り、特に半導体技術におけるフオトエツチング法
として有効に適用できる。
【図面の簡単な説明】
第1図は本発明の一実施例の工程の要部を順次
示す断面図、第2図はそのための装置の断面図で
ある。 1……シリコン基板、2……SiO2膜、3……
ポジレジスト膜、31……感光部、4……マス
ク、5……水銀灯光、6……ArFエキシマレーザ
光。

Claims (1)

    【特許請求の範囲】
  1. 1 ポジレジスト膜を被着した半導体基体表面を
    フオトマスクを通して露光する工程と、次に前記
    基体表面を酸素雰囲気に接触させると共に紫外光
    を前記基体表面の全面に照射して前記レジスト膜
    の感光した部分を灰化する工程とを含むことを特
    徴とするフオトエツチング法。
JP59073276A 1984-04-12 1984-04-12 フォトエッチング法 Granted JPS60216553A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59073276A JPS60216553A (ja) 1984-04-12 1984-04-12 フォトエッチング法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59073276A JPS60216553A (ja) 1984-04-12 1984-04-12 フォトエッチング法

Publications (2)

Publication Number Publication Date
JPS60216553A JPS60216553A (ja) 1985-10-30
JPH0325011B2 true JPH0325011B2 (ja) 1991-04-04

Family

ID=13513463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59073276A Granted JPS60216553A (ja) 1984-04-12 1984-04-12 フォトエッチング法

Country Status (1)

Country Link
JP (1) JPS60216553A (ja)

Also Published As

Publication number Publication date
JPS60216553A (ja) 1985-10-30

Similar Documents

Publication Publication Date Title
JP3333274B2 (ja) 3又はそれ以上の位相シフトを有する位相シフトリソグラフィマスクの自己整合作製法
KR0128828B1 (ko) 반도체 장치의 콘택홀 제조방법
JPS6258652B2 (ja)
US4546066A (en) Method for forming narrow images on semiconductor substrates
US6423455B1 (en) Method for fabricating a multiple masking layer photomask
JPH0446346A (ja) 半導体装置の製造方法
JPH02262319A (ja) パターン形成方法
JPS60216553A (ja) フォトエッチング法
JPS6386550A (ja) 多層配線層の形成方法
KR0137618B1 (ko) 포토레지스트 패턴 형성방법
JP3663551B2 (ja) レジスト・パターンの形成方法
JP2768139B2 (ja) 半導体装置の製造方法
JPH01106049A (ja) パターン形成方法
JP3061037B2 (ja) レジストパターンの形成方法
JP3540503B2 (ja) パターン形成方法
JPH0651489A (ja) ハーフトーン位相シフトフォトマスクの製造方法
KR940011204B1 (ko) 미세패턴 형성방법
JPH08293454A (ja) レジストパターンの形成方法
KR0140469B1 (ko) 반도체 소자의 감광막 패턴 제조방법
JPH06338452A (ja) レジストパタ−ンの形成方法
JPS628513B2 (ja)
JPH08203821A (ja) パターン形成方法
KR970002430B1 (ko) 반도체 소자의 감광막패턴 제조방법
JPS60203944A (ja) ポジ型フオトレジストの除去法
JPS61209450A (ja) ホトマスク