JPH03250217A - Control circuit for character string display device - Google Patents
Control circuit for character string display deviceInfo
- Publication number
- JPH03250217A JPH03250217A JP4764890A JP4764890A JPH03250217A JP H03250217 A JPH03250217 A JP H03250217A JP 4764890 A JP4764890 A JP 4764890A JP 4764890 A JP4764890 A JP 4764890A JP H03250217 A JPH03250217 A JP H03250217A
- Authority
- JP
- Japan
- Prior art keywords
- character string
- data
- display
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 abstract description 7
- 230000003247 decreasing effect Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 238000013500 data storage Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は文字列表示器制御回路に関し、特に複数のマイ
クロプロセッサからの文字列表示データを受信し、この
文字列を表示器に出力する文字列表示器制御回路に関す
る。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a character string display control circuit, and in particular to a character string display control circuit that receives character string display data from a plurality of microprocessors and outputs this character string to a display. The present invention relates to a column display control circuit.
従来、この種の文字列表示制御回路は、各マイクロプロ
セッサからの制御バスを切シ替える切り替え回路と、F
IFOデバイスによる受信データの蓄積回路と、このF
IFOデバイスから表示文字列データを読みだして表示
器を駆動するマイクロプロセッサ回路から構成していた
。Conventionally, this type of character string display control circuit includes a switching circuit that switches the control bus from each microprocessor, and an F
The received data storage circuit by the IFO device and this F
It consisted of a microprocessor circuit that read display character string data from the IFO device and drove the display.
次に、従来の文字列表示器制御回路の一例について、N
2図を参照して説明する。Next, regarding an example of a conventional character string display control circuit, N
This will be explained with reference to FIG.
第2図において、1は映像調整装置のマイクロプロセッ
サによる制御回路、2はデータ通信回線、7はマイクロ
プロセッサの制御バスの切り替え回路、8はFIFOデ
バイスによる受信データの蓄積回路、9はマイクロプロ
セッサによる表示器駆動回路、6は文字列表示器である
。In FIG. 2, 1 is a control circuit by a microprocessor of the video adjustment device, 2 is a data communication line, 7 is a switching circuit for a control bus of the microprocessor, 8 is a received data storage circuit by a FIFO device, and 9 is a microprocessor-based control circuit. The display drive circuit 6 is a character string display.
映像調整装置の制御回路1は、装置の出力する映像の1
フイールド毎に装置の状態を制御する必要から、同期信
号と同期して制御データの出力を行う、この為に、制御
回路1はそれ自体に映像同期信号を入力してこれを参照
し、制御データの出方を行うと共に、オペレータの参照
する各!Ii表示器の制御も行ってい友。制御回路1は
、映像同期信号に同期してデータ通信回線2から切り替
え回路7を制御し、蓄積回路8に表示すべき文字列のデ
ータ全出力する。表示器駆動回路9は蓄積回路8へ書き
込まれたデータを読みだし、文字列表示器6を駆動して
い友。The control circuit 1 of the video adjustment device controls one of the video output from the device.
Since it is necessary to control the state of the device for each field, control data is output in synchronization with the synchronization signal. For this purpose, the control circuit 1 inputs the video synchronization signal to itself, refers to it, and outputs the control data. In addition to performing the output, each of the operator's references! I also control the Ii display. The control circuit 1 controls the switching circuit 7 from the data communication line 2 in synchronization with the video synchronization signal, and outputs all data of the character string to be displayed to the storage circuit 8. The display drive circuit 9 reads the data written to the storage circuit 8 and drives the character string display 6.
上述し友従来の文字列表示器制御回路は、複数のマイク
ロプロセッサの制御バスの切り替え回路を有し、この切
り替え回路の入力端子の数が、マイクロプロセッサの数
に対応するため、これらマイクロセッサが用いられる装
置の規模によりマイクロプロセッサを増減する場合、そ
れぞれに対応してバスの切り替え回路を設計しなくては
ならない欠点があった。The conventional character string display control circuit described above has a switching circuit for controlling the control buses of multiple microprocessors, and the number of input terminals of this switching circuit corresponds to the number of microprocessors. When increasing or decreasing the number of microprocessors depending on the scale of the device used, there is a drawback that bus switching circuits must be designed accordingly.
本発明の文字列表示器制御回路は、第1及び第2の入力
端子ならびに第1の出力端子金それぞれ有し前記第1の
入力端子から入力した文字列データに前記第2の入力端
子から入力した文字列データを付加して前記第1の出力
端子から出力する複数の受信回路と、第3の入力端子及
びI!2の出力端子を有し前記第3の入力端子から文字
列データが入力するとこの入力した文字列データを文字
列表示器に表示させると共に前記第2の出力端子から9
の文字列データを出力する文字列表示器駆動回路とを備
え、それぞれの前記第1の出力端子を前記第2の入力端
子のいずれか1つ又は前記第3の入力端子のいずれか一
方に接続しそれぞれの前記第2の入力端子を前記第1の
出力端子のいずれか1つ又は前記第2の出力端子のいず
れか一方に接続して前記複数の受信回路及び前記文字列
表示器駆動回路を環状に接続して構成される。The character string display control circuit of the present invention has first and second input terminals and a first output terminal, respectively, and inputs character string data input from the second input terminal into character string data input from the first input terminal. a plurality of receiving circuits that add character string data and output it from the first output terminal, a third input terminal, and I! When character string data is input from the third input terminal, the input character string data is displayed on the character string display, and the output terminal is output from the second output terminal.
a character string display drive circuit that outputs character string data, and each of the first output terminals is connected to either one of the second input terminals or one of the third input terminals. and each of the second input terminals is connected to either one of the first output terminals or one of the second output terminals to drive the plurality of receiving circuits and the character string display driving circuit. It is connected in a ring.
次に、本発明について、図面を参照して説明する。第1
図は本発明の一実施例のブロック図であり、装置制御用
のマイクロプロセッサが2台である映像調整装置に対応
する場合の例を示す。Next, the present invention will be explained with reference to the drawings. 1st
The figure is a block diagram of an embodiment of the present invention, and shows an example of a case where the image adjustment device has two microprocessors for controlling the device.
第1図において、1は映像調整装置のマイクロプロセッ
サによる制御回路、2はデータ通信回線、3及び4は表
示文字列データの受信回路、5はマイクロプロセッサに
よる表示器駆動回路、6は文字列表示器である。In FIG. 1, 1 is a control circuit using a microprocessor of the video adjustment device, 2 is a data communication line, 3 and 4 are receiving circuits for display character string data, 5 is a display drive circuit using a microprocessor, and 6 is a character string display. It is a vessel.
映像調整装置のマイクロプロセッサによる制御回路1は
、映像同期信号に同期して、データ通信回線2から受信
回路3及び4にデータを出力する。A microprocessor-based control circuit 1 of the video adjustment device outputs data from a data communication line 2 to receiving circuits 3 and 4 in synchronization with a video synchronization signal.
これとは独立して、受信回路3及び4と表示器駆動回路
5とは、環状に接続したデータ通信回線を久の手順で制
御し、環状のデータ転送制御を行う。Independently of this, the receiving circuits 3 and 4 and the display drive circuit 5 control the data communication line connected in a circular manner according to the procedure described above, and perform circular data transfer control.
まず、表示器駆動回路5は受信回路3に対してをの文字
列データを送出する。受信回路3は表示器駆動回路5か
ら文字列データを受信すると、この文字列データに制御
回路1から受信した表示文字列データ全付加して、受信
回路4へ出力する。First, the display drive circuit 5 sends character string data of to the reception circuit 3. When the receiving circuit 3 receives the character string data from the display drive circuit 5, it adds all the display character string data received from the control circuit 1 to this character string data and outputs it to the receiving circuit 4.
受信回路4も受信回路3と同様、受信回路3から文字列
データを受信すると、この文字列データに制御回路1か
ら受信した表示文字列データを付加して、表示器駆動回
路5へ出力する。表示器駆動回路5は受信回路3及び4
を経て受信した表示文字列データにより、文字列表示器
6を駆動し、さらに、受信回路3へ空の文字列データを
出力して、この環状のデータ通信回線を繰り返し制御す
ることにより、各制御回路lからのデータを逐次文字列
表示器6へ出力する。Similarly to the receiving circuit 3, when the receiving circuit 4 receives character string data from the receiving circuit 3, it adds the display character string data received from the control circuit 1 to this character string data and outputs it to the display drive circuit 5. The display driving circuit 5 is connected to the receiving circuits 3 and 4.
The character string display device 6 is driven by the display character string data received via The data from the circuit 1 is sequentially outputted to the character string display 6.
以上説明したように本発明は、複数の受信回路のそれぞ
れにより、マイクロプロセッサからの表示文字列データ
、及び、他のひとつの受信回路からの表示文字列データ
全受信し、これらを併せて別の受信回路へ送出する、環
状に接続して使用する2つ以上の受信回路と、この環上
罠受信回路と同様に接続して便用し、表示文字列データ
を受信して環上の次の受信回路へ窒の文字列情報を出力
し、表示文字列データにより文字列表示器全制御する表
示器駆動回路とを有することによって、それぞれ表示文
字列データを出力する装置制御用等のマイクロプロセッ
サ全増減する場合にも、バスの切り替え回路の設計を必
要とせず、これらマイクロプロセッサの数に応じて環状
に配置する受信回路の数を変えるのみで対応できる効果
がある。As explained above, the present invention allows each of a plurality of receiving circuits to receive display character string data from a microprocessor and all display character string data from another receiving circuit, and to combine these data into another display string data. Two or more receiving circuits that are connected in a ring to send data to the receiving circuit, and connected in the same way as this ring trap receiving circuit, are used to receive display character string data and send the next one on the ring. By having a display drive circuit that outputs character string information to the receiving circuit and fully controls the character string display using the display character string data, the entire microprocessor for controlling the device that outputs the display character string data can be used. Even if the number of microprocessors is increased or decreased, there is no need to design a bus switching circuit, and this can be handled simply by changing the number of receiving circuits arranged in a ring according to the number of microprocessors.
81図は本発明の一実施例のブロック図、第2図は従来
の表示器制御回路−例のブロック図である。
1・・・映像調整装置のマイクロプロセッサによる制御
回路、2・・・データ通信回線、3.4・・・受信回路
、5・・・表示器駆動回路、6・・・文字列表示器。FIG. 81 is a block diagram of an embodiment of the present invention, and FIG. 2 is a block diagram of an example of a conventional display control circuit. DESCRIPTION OF SYMBOLS 1... Control circuit by microprocessor of video adjustment device, 2... Data communication line, 3.4... Receiving circuit, 5... Display drive circuit, 6... Character string display.
Claims (1)
ぞれ有し前記第1の入力端子から入力した文字列データ
に前記第2の入力端子から入力した文字列データを付加
して前記第1の出力端子から出力する複数の受信回路と
、第3の入力端子及び第2の出力端子を有し前記第3の
入力端子から文字列データが入力するとこの入力した文
字列データを文字列表示器に表示させると共に前記第2
の出力端子から空の文字列データを出力する文字列表示
器駆動回路とを備え、それぞれの前記第1の出力端子を
前記第2の入力端子のいずれか1つ又は前記第3の入力
端子のいずれか一方に接続しそれぞれの前記第2の入力
端子を前記第1の出力端子のいずれか1つ又は前記第2
の出力端子のいずれか一方に接続して前記複数の受信回
路及び前記文字列表示器駆動回路を環状に接続したこと
を特徴とする文字列表示器制御回路。The first input terminal has first and second input terminals and a first output terminal, and adds the character string data input from the second input terminal to the character string data input from the first input terminal. It has a plurality of receiving circuits that output from output terminals, a third input terminal, and a second output terminal, and when character string data is input from the third input terminal, the input character string data is displayed on a character string display. and the second
a character string display drive circuit that outputs empty character string data from the output terminals of the respective first output terminals, and connects each of the first output terminals to one of the second input terminals or one of the third input terminals. either one of the first output terminals or the second input terminal.
A character string display control circuit, wherein the plurality of receiving circuits and the character string display drive circuit are connected to one of the output terminals of the character string display control circuit in a ring shape.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4764890A JPH03250217A (en) | 1990-02-27 | 1990-02-27 | Control circuit for character string display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4764890A JPH03250217A (en) | 1990-02-27 | 1990-02-27 | Control circuit for character string display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03250217A true JPH03250217A (en) | 1991-11-08 |
Family
ID=12781069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4764890A Pending JPH03250217A (en) | 1990-02-27 | 1990-02-27 | Control circuit for character string display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03250217A (en) |
-
1990
- 1990-02-27 JP JP4764890A patent/JPH03250217A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0832904A (en) | Multi-panel display system | |
| JPH03250217A (en) | Control circuit for character string display device | |
| JPH09101764A (en) | Driving method for matrix type video display device | |
| EP0153749B1 (en) | Digital transmission system for transmitting and displaying pictures and data | |
| JPH04170515A (en) | Drive circuit for liquid crystal panel | |
| KR100687324B1 (en) | Video signal input device of liquid crystal display | |
| JP2626172B2 (en) | Distributed multiplexer for transmitting and receiving video signals | |
| JP2556561B2 (en) | Recorded image display device | |
| KR940005441B1 (en) | VGA full-page monitor | |
| JPH02137070A (en) | Image processing device | |
| KR100252635B1 (en) | I / O controller of multiple paths using digital signal processor and two-way buffer and I / O controller of digital still camera | |
| JP3986038B2 (en) | Signal processing device | |
| JPH0646131Y2 (en) | Switching device | |
| JPH01175375A (en) | Display distrubution control system for display device | |
| JPH03216691A (en) | Moving image and still image display controller | |
| JPH06503895A (en) | Video movement message display | |
| JPH0591115A (en) | Data transmission/reception system | |
| JPS61148542A (en) | Maintenance system of data processor | |
| JPH03244282A (en) | video superimposition device | |
| JPH01180037A (en) | Printer device | |
| JPS62209488A (en) | Sampling of analog data | |
| JPH02134988A (en) | Multiscreen display circuit | |
| JPH03216692A (en) | Display switching device | |
| JPH03269721A (en) | Simultaneous display controller for plural computer output pictures | |
| JPH0314018A (en) | Input/output circuit |