JPH03250217A - 文字列表示器制御回路 - Google Patents
文字列表示器制御回路Info
- Publication number
- JPH03250217A JPH03250217A JP4764890A JP4764890A JPH03250217A JP H03250217 A JPH03250217 A JP H03250217A JP 4764890 A JP4764890 A JP 4764890A JP 4764890 A JP4764890 A JP 4764890A JP H03250217 A JPH03250217 A JP H03250217A
- Authority
- JP
- Japan
- Prior art keywords
- character string
- data
- display
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 abstract description 7
- 230000003247 decreasing effect Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 238000013500 data storage Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は文字列表示器制御回路に関し、特に複数のマイ
クロプロセッサからの文字列表示データを受信し、この
文字列を表示器に出力する文字列表示器制御回路に関す
る。
クロプロセッサからの文字列表示データを受信し、この
文字列を表示器に出力する文字列表示器制御回路に関す
る。
従来、この種の文字列表示制御回路は、各マイクロプロ
セッサからの制御バスを切シ替える切り替え回路と、Ｆ
ＩＦＯデバイスによる受信データの蓄積回路と、このＦ
ＩＦＯデバイスから表示文字列データを読みだして表示
器を駆動するマイクロプロセッサ回路から構成していた
。
セッサからの制御バスを切シ替える切り替え回路と、Ｆ
ＩＦＯデバイスによる受信データの蓄積回路と、このＦ
ＩＦＯデバイスから表示文字列データを読みだして表示
器を駆動するマイクロプロセッサ回路から構成していた
。
次に、従来の文字列表示器制御回路の一例について、Ｎ
２図を参照して説明する。
２図を参照して説明する。
第２図において、１は映像調整装置のマイクロプロセッ
サによる制御回路、２はデータ通信回線、７はマイクロ
プロセッサの制御バスの切り替え回路、８はＦＩＦＯデ
バイスによる受信データの蓄積回路、９はマイクロプロ
セッサによる表示器駆動回路、６は文字列表示器である
。
サによる制御回路、２はデータ通信回線、７はマイクロ
プロセッサの制御バスの切り替え回路、８はＦＩＦＯデ
バイスによる受信データの蓄積回路、９はマイクロプロ
セッサによる表示器駆動回路、６は文字列表示器である
。
映像調整装置の制御回路１は、装置の出力する映像の１
フイールド毎に装置の状態を制御する必要から、同期信
号と同期して制御データの出力を行う、この為に、制御
回路１はそれ自体に映像同期信号を入力してこれを参照
し、制御データの出方を行うと共に、オペレータの参照
する各！Ｉｉ表示器の制御も行ってい友。制御回路１は
、映像同期信号に同期してデータ通信回線２から切り替
え回路７を制御し、蓄積回路８に表示すべき文字列のデ
ータ全出力する。表示器駆動回路９は蓄積回路８へ書き
込まれたデータを読みだし、文字列表示器６を駆動して
い友。
フイールド毎に装置の状態を制御する必要から、同期信
号と同期して制御データの出力を行う、この為に、制御
回路１はそれ自体に映像同期信号を入力してこれを参照
し、制御データの出方を行うと共に、オペレータの参照
する各！Ｉｉ表示器の制御も行ってい友。制御回路１は
、映像同期信号に同期してデータ通信回線２から切り替
え回路７を制御し、蓄積回路８に表示すべき文字列のデ
ータ全出力する。表示器駆動回路９は蓄積回路８へ書き
込まれたデータを読みだし、文字列表示器６を駆動して
い友。
上述し友従来の文字列表示器制御回路は、複数のマイク
ロプロセッサの制御バスの切り替え回路を有し、この切
り替え回路の入力端子の数が、マイクロプロセッサの数
に対応するため、これらマイクロセッサが用いられる装
置の規模によりマイクロプロセッサを増減する場合、そ
れぞれに対応してバスの切り替え回路を設計しなくては
ならない欠点があった。
ロプロセッサの制御バスの切り替え回路を有し、この切
り替え回路の入力端子の数が、マイクロプロセッサの数
に対応するため、これらマイクロセッサが用いられる装
置の規模によりマイクロプロセッサを増減する場合、そ
れぞれに対応してバスの切り替え回路を設計しなくては
ならない欠点があった。
本発明の文字列表示器制御回路は、第１及び第２の入力
端子ならびに第１の出力端子金それぞれ有し前記第１の
入力端子から入力した文字列データに前記第２の入力端
子から入力した文字列データを付加して前記第１の出力
端子から出力する複数の受信回路と、第３の入力端子及
びＩ！２の出力端子を有し前記第３の入力端子から文字
列データが入力するとこの入力した文字列データを文字
列表示器に表示させると共に前記第２の出力端子から９
の文字列データを出力する文字列表示器駆動回路とを備
え、それぞれの前記第１の出力端子を前記第２の入力端
子のいずれか１つ又は前記第３の入力端子のいずれか一
方に接続しそれぞれの前記第２の入力端子を前記第１の
出力端子のいずれか１つ又は前記第２の出力端子のいず
れか一方に接続して前記複数の受信回路及び前記文字列
表示器駆動回路を環状に接続して構成される。
端子ならびに第１の出力端子金それぞれ有し前記第１の
入力端子から入力した文字列データに前記第２の入力端
子から入力した文字列データを付加して前記第１の出力
端子から出力する複数の受信回路と、第３の入力端子及
びＩ！２の出力端子を有し前記第３の入力端子から文字
列データが入力するとこの入力した文字列データを文字
列表示器に表示させると共に前記第２の出力端子から９
の文字列データを出力する文字列表示器駆動回路とを備
え、それぞれの前記第１の出力端子を前記第２の入力端
子のいずれか１つ又は前記第３の入力端子のいずれか一
方に接続しそれぞれの前記第２の入力端子を前記第１の
出力端子のいずれか１つ又は前記第２の出力端子のいず
れか一方に接続して前記複数の受信回路及び前記文字列
表示器駆動回路を環状に接続して構成される。
次に、本発明について、図面を参照して説明する。第１
図は本発明の一実施例のブロック図であり、装置制御用
のマイクロプロセッサが２台である映像調整装置に対応
する場合の例を示す。
図は本発明の一実施例のブロック図であり、装置制御用
のマイクロプロセッサが２台である映像調整装置に対応
する場合の例を示す。
第１図において、１は映像調整装置のマイクロプロセッ
サによる制御回路、２はデータ通信回線、３及び４は表
示文字列データの受信回路、５はマイクロプロセッサに
よる表示器駆動回路、６は文字列表示器である。
サによる制御回路、２はデータ通信回線、３及び４は表
示文字列データの受信回路、５はマイクロプロセッサに
よる表示器駆動回路、６は文字列表示器である。
映像調整装置のマイクロプロセッサによる制御回路１は
、映像同期信号に同期して、データ通信回線２から受信
回路３及び４にデータを出力する。
、映像同期信号に同期して、データ通信回線２から受信
回路３及び４にデータを出力する。
これとは独立して、受信回路３及び４と表示器駆動回路
５とは、環状に接続したデータ通信回線を久の手順で制
御し、環状のデータ転送制御を行う。
５とは、環状に接続したデータ通信回線を久の手順で制
御し、環状のデータ転送制御を行う。
まず、表示器駆動回路５は受信回路３に対してをの文字
列データを送出する。受信回路３は表示器駆動回路５か
ら文字列データを受信すると、この文字列データに制御
回路１から受信した表示文字列データ全付加して、受信
回路４へ出力する。
列データを送出する。受信回路３は表示器駆動回路５か
ら文字列データを受信すると、この文字列データに制御
回路１から受信した表示文字列データ全付加して、受信
回路４へ出力する。
受信回路４も受信回路３と同様、受信回路３から文字列
データを受信すると、この文字列データに制御回路１か
ら受信した表示文字列データを付加して、表示器駆動回
路５へ出力する。表示器駆動回路５は受信回路３及び４
を経て受信した表示文字列データにより、文字列表示器
６を駆動し、さらに、受信回路３へ空の文字列データを
出力して、この環状のデータ通信回線を繰り返し制御す
ることにより、各制御回路ｌからのデータを逐次文字列
表示器６へ出力する。
データを受信すると、この文字列データに制御回路１か
ら受信した表示文字列データを付加して、表示器駆動回
路５へ出力する。表示器駆動回路５は受信回路３及び４
を経て受信した表示文字列データにより、文字列表示器
６を駆動し、さらに、受信回路３へ空の文字列データを
出力して、この環状のデータ通信回線を繰り返し制御す
ることにより、各制御回路ｌからのデータを逐次文字列
表示器６へ出力する。
以上説明したように本発明は、複数の受信回路のそれぞ
れにより、マイクロプロセッサからの表示文字列データ
、及び、他のひとつの受信回路からの表示文字列データ
全受信し、これらを併せて別の受信回路へ送出する、環
状に接続して使用する２つ以上の受信回路と、この環上
罠受信回路と同様に接続して便用し、表示文字列データ
を受信して環上の次の受信回路へ窒の文字列情報を出力
し、表示文字列データにより文字列表示器全制御する表
示器駆動回路とを有することによって、それぞれ表示文
字列データを出力する装置制御用等のマイクロプロセッ
サ全増減する場合にも、バスの切り替え回路の設計を必
要とせず、これらマイクロプロセッサの数に応じて環状
に配置する受信回路の数を変えるのみで対応できる効果
がある。
れにより、マイクロプロセッサからの表示文字列データ
、及び、他のひとつの受信回路からの表示文字列データ
全受信し、これらを併せて別の受信回路へ送出する、環
状に接続して使用する２つ以上の受信回路と、この環上
罠受信回路と同様に接続して便用し、表示文字列データ
を受信して環上の次の受信回路へ窒の文字列情報を出力
し、表示文字列データにより文字列表示器全制御する表
示器駆動回路とを有することによって、それぞれ表示文
字列データを出力する装置制御用等のマイクロプロセッ
サ全増減する場合にも、バスの切り替え回路の設計を必
要とせず、これらマイクロプロセッサの数に応じて環状
に配置する受信回路の数を変えるのみで対応できる効果
がある。
８１図は本発明の一実施例のブロック図、第２図は従来
の表示器制御回路−例のブロック図である。 １・・・映像調整装置のマイクロプロセッサによる制御
回路、２・・・データ通信回線、３．４・・・受信回路
、５・・・表示器駆動回路、６・・・文字列表示器。
の表示器制御回路−例のブロック図である。 １・・・映像調整装置のマイクロプロセッサによる制御
回路、２・・・データ通信回線、３．４・・・受信回路
、５・・・表示器駆動回路、６・・・文字列表示器。
Claims (1)
- 第１及び第２の入力端子ならびに第１の出力端子をそれ
ぞれ有し前記第１の入力端子から入力した文字列データ
に前記第２の入力端子から入力した文字列データを付加
して前記第１の出力端子から出力する複数の受信回路と
、第３の入力端子及び第２の出力端子を有し前記第３の
入力端子から文字列データが入力するとこの入力した文
字列データを文字列表示器に表示させると共に前記第２
の出力端子から空の文字列データを出力する文字列表示
器駆動回路とを備え、それぞれの前記第１の出力端子を
前記第２の入力端子のいずれか１つ又は前記第３の入力
端子のいずれか一方に接続しそれぞれの前記第２の入力
端子を前記第１の出力端子のいずれか１つ又は前記第２
の出力端子のいずれか一方に接続して前記複数の受信回
路及び前記文字列表示器駆動回路を環状に接続したこと
を特徴とする文字列表示器制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4764890A JPH03250217A (ja) | 1990-02-27 | 1990-02-27 | 文字列表示器制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4764890A JPH03250217A (ja) | 1990-02-27 | 1990-02-27 | 文字列表示器制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03250217A true JPH03250217A (ja) | 1991-11-08 |
Family
ID=12781069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4764890A Pending JPH03250217A (ja) | 1990-02-27 | 1990-02-27 | 文字列表示器制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03250217A (ja) |
-
1990
- 1990-02-27 JP JP4764890A patent/JPH03250217A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0832904A (ja) | マルチパネル表示システム | |
| JPH03250217A (ja) | 文字列表示器制御回路 | |
| JPH09101764A (ja) | マトリクス型映像表示装置の駆動方法 | |
| EP0153749B1 (en) | Digital transmission system for transmitting and displaying pictures and data | |
| JPH04170515A (ja) | 液晶パネルの駆動回路 | |
| KR100687324B1 (ko) | 액정 표시 장치의 영상 신호 입력 장치 | |
| JP2626172B2 (ja) | ビデオ信号を送受する分散形マルチ・プレクサ装置 | |
| JP2556561B2 (ja) | 記録画像表示装置 | |
| KR940005441B1 (ko) | Vga 풀페이지 모니터 | |
| JPH02137070A (ja) | 画像処理装置 | |
| KR100252635B1 (ko) | 디지탈시그널프로세서와양방향버퍼를이용한여러경로의입출력제어장치와이를적용시킨디지탈스틸카메라의입출력제어장치 | |
| JP3986038B2 (ja) | 信号処理装置 | |
| JPH0646131Y2 (ja) | 切替装置 | |
| JPH01175375A (ja) | ディスプレイ装置の表示分配制御方式 | |
| JPH03216691A (ja) | 動画／静止画表示制御装置 | |
| JPH06503895A (ja) | ビデオ移動メッセージ表示 | |
| JPH0591115A (ja) | データ送受信方式 | |
| JPS61148542A (ja) | デ−タ処理装置の保守方式 | |
| JPH03244282A (ja) | ビデオスーパーインポーズ装置 | |
| JPH01180037A (ja) | プリンタ装置 | |
| JPS62209488A (ja) | アナログデ−タのサンプリング方法 | |
| JPH02134988A (ja) | マルチ画面表示回路 | |
| JPH03216692A (ja) | 表示切替装置 | |
| JPH03269721A (ja) | 複数計算機出力画面の同時表示制御装置 | |
| JPH0314018A (ja) | 入出力回路 |