JPH03250221A - 分岐予測方式 - Google Patents

分岐予測方式

Info

Publication number
JPH03250221A
JPH03250221A JP4542490A JP4542490A JPH03250221A JP H03250221 A JPH03250221 A JP H03250221A JP 4542490 A JP4542490 A JP 4542490A JP 4542490 A JP4542490 A JP 4542490A JP H03250221 A JPH03250221 A JP H03250221A
Authority
JP
Japan
Prior art keywords
instruction
branch
conditional
branch prediction
machine address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4542490A
Other languages
English (en)
Inventor
Tetsuaki Nakamigawa
哲明 中三川
Shigeya Tanaka
成弥 田中
Kenichi Kurosawa
黒沢 憲一
Takashi Hotta
多加志 堀田
Yasuhiro Nakatsuka
康弘 中塚
Takeshi Takemoto
毅 竹本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4542490A priority Critical patent/JPH03250221A/ja
Publication of JPH03250221A publication Critical patent/JPH03250221A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Advance Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は機械命令を複数のステージに分けて実行するパ
イプライン計算機における分岐処理方式に関し、特に分
岐予測テーブルを数多く持てないlチップマイクロプロ
セッサの分岐処理の高速化に関する。
〔従来の技術〕
パイプライン計算機においては一つの機械命令を、命令
の読み込み、解読、演算、書き込み等の複数のステージ
に分け、流れ作業的に実行し、処理時間の短縮を図って
いる。そのためパイプライン計算機では、連続する命令
は高速↓こ実行できるが、分岐命令が出現するとパイプ
ラインステージをキャンセルし、命令の読み込みから実
行し直さなければならないため、性能が低下する要因と
なっていた0分岐命令の内、無条件分岐命令については
、分岐することが予め分かつているため、分岐先番地が
計算でき次第命令の読み込みに移れるが、条件分岐命令
については、演算結果によって条件が成立した場合には
分岐の処理を行うが1条件が不成立の場合には、分岐を
行わずに次番地の命令をそのまま実行するため、演算結
果によって条件が決定するまで分岐の処理に移れない。
そのため、条件が成立した場合の性能低下が著しい。
そこで、条件分岐を高速化するため1分岐予測と呼ばれ
る手法が考えられた。分岐予測方式については、アイ・
イー・イー・イー、コンピュータ、(1984年1月)
第6頁から第22頁(IEEE。
COMPUTER,(Jan、 1984)p p 6
−22)において論じられている。
従来の分岐予測方式では、分岐命令番地4分岐先番地9
分岐予測判定ビットの3つのフィールドを持った分岐予
測テーブルを、数十から数百エントリーを持ち、実行中
の分岐命令の番地が、テーブル中の分岐命令番地と一致
した場合、分岐予測判定ビットの状態に従って、分岐す
るか否かを予測し1分岐すると予測された場合には条件
の成立を待たずに、テーブル中の分岐先番地から命令読
み込みを開始するため、予測が成功した場合には分岐に
伴う性能の低下が緩和され、全体として処理性能が向上
する1分岐予測判定ビットは、過去の分岐の成立、不成
立によって決定される。
〔発明が解決しようとする課題〕
上記従来技術では1分岐予測テーブルを数十から数百エ
ントリー持ち1条件分岐命令を出来るだけ多くテーブル
に登録することによって性能を向上させることを前提と
している。そのため、1チツプマイクロプロセツサのよ
うにテーブルのエントリー数を数多くとれない場合には
、あまり性能向上が期待出来ないという問題点があった
本発明の目的は1分岐予測テーブルのエントリー数が少
ない場合にも分岐予測の効果を出し、特に1チツプマイ
クロプロセツサにおいて、最適な分岐予測方式を提供す
ることにある。
〔課題を解決するための手段〕
上記目的を達成するためには、分岐予測が最も効果的に
作用する。プログラムのループ部分を構成する条件分岐
命令を優先的に分岐予測テーブルに登録すればよい。そ
のため、分岐先番地が分岐命令番地より後方である場合
をテーブルの登録条件とする。
〔作用〕
プログラムのループ部分では、ループ終了の判定のため
の条件分岐命令がループの最後即ち上位番地側にあり、
条件が成立した場合には後方即ち低位番地側に分岐する
。ループ内に他に条件分岐命令が出現しなければ単純に
条件分岐命令を登録すればよいが、例えばループ内に条
件文(IF文等)があるとその条件文に対する条件分岐
命令がテーブルに登録されてしまい、ループ終了のため
の条件分岐命令がテーブルに登録されない場合がでてく
る0分岐先番地が分岐命令番地より後方である場合をテ
ーブルの登録条件にすれば、ループ内の条件文に対する
条件分岐命令はテーブルに登録されず、ループ終了のた
めの条件分岐命令が登録される。
〔実施例〕
以下5本発明の実施例を第1図〜第11図により説明す
る。
第1図は本発明の一実施例の基本的構造を示している0
分岐予測を行うパイプライン計算機は、分岐予測テーブ
ル(BPT)100、分岐予測テーブル登録セレクタ(
BPSEL) 101 、プログラムカウンタ比較器(
GOMP)102 、プログラムカウンタインクリメン
タ(INC)103.プログラムカウンタ(PC)10
4 、命令アドレスセレクタ(IASEL)105.命
令アドレスレジスタ(IAR)106 、命令キャッシ
ュ(IC)107、プログラムカウンタ退避レジスタ(
PC5)108.命令コードユニット(DEC)200
.命令実行ユニット(EXEC)300を主な構成要素
とする。分岐予測テーブル(BPT)100は、分岐命
令アドレス(BIA)1001.分岐先アドレス(BT
A)1001 を含む。分岐予測テーブル登録セレクタ
(BPSEL) 101はプログラムカウンタバッファ
(PCB)1011を含む。命令デコードユニット(D
EC)200は、制御信号(CONTROL) 201
、ディスプレースメントマイナス信号(DISPM)2
02、条件分岐命令判定信号(BCC)203を含む。
命令実行ユニット(EXEC) 300は、算術論理演
算(ALU)301 、条件コード生成部(COND)
302を含む。
IAR106の内容であるアドレスに従ってIC107
から読み出された命令は、DEC200で解読され、C
0NTR0L201 ニよりEXEC300を制御し、
EXEC300は所定の演算を行う、PC104は次に
読みだすべき命令のアドレスを保持しており、 lNC
lO3はPCI04の内容を命令の語長に合わせてイン
クリメントする。C0NP102はPC104とBIA
looIとを比較し、一致した場合はBTA1002の
内容をIASEL105に送る。
IASEL105はDEC200からの信号204、E
XEC300からの信号303、C0NP102からの
信号1021に基づき、P C104、PC5108,
BTA1021 、 ALU301の出力ALUOUT
305の内の一つを選択し、IAR106に送る。その
時、 BTA1021が選択された場合は、BTA10
21の内容をlNClO4に送ると共にPC103の内
容をPC5108に退避する。 PCBIOIIはPC
104の内容を保持し、 BPTlooの更新のタイミ
ングに合わせてBPTlooにその内容を送る。 BP
SELLOLは、C0ND302からの条件成立信号3
04とDEC200からのDISPM202及びBCC
203の内容によりPCBIOIIの内容とALU30
1の出力である分岐先アドレス(ALUOUT305)
をそれぞれBPTlooの中のBIAlooIとBTA
1002に格納する。
第2図は本実施例で述べる計算機の分岐予測を含む基本
動作を表すタイミングチャートである。
toからt8は時系列を表し、一つの時間(タイミング
)が1マシンサイクルに相当する。一つの命令は、PC
,I F、D、E、Wに分かれたパイプラインステージ
で実行される。PCステージではPC104をインクリ
メントし、次に読み出すべき命令のアドレスを計算する
。尚、本実施例では命令長は4バイト固定とする。PC
ステージの終了後、即ちIFステージと同じタイミング
でBIAlooIとPC104の比較がC0NP102
によって行われる。両者が一致した場合、IASEL1
05はBTA10002の内容をIARに送り、次から
は予測されたアドレスからの実行が始まる。両者が一致
しない場合には、通常通りインクリメントされたPCl
、04が使われる。IFステージではPCステージで決
定されたアドレスに従いIC107から命令を読み出す
。Dステージでは読み出された命令を解読し、EXEC
300に演算を指示する等、各種制御を行う0本実施例
では分岐予測を行うのは条件分岐命令の分岐先がプログ
ラムカウンタ相対アドレスだけの場合、即ち分岐先アド
レスが静的に決定できる場合に限るので、分岐先が後方
であることを示すディスプレースメントマイナス信号D
NSPM202は命令中のオペランドの特定のビットを
見ればよく、Dステージで判定できる。また、条件分岐
命令であるかどうかは命令中のオペコードの特定のビッ
トの組合せで決定できるので条件分岐命令判定信号BC
C203はDステージで判定できる。
BCC203は分岐予測を行う命令の種類を限定するた
めにも使用できる。EステージではDステージで指示さ
れた演算をEXEC300で実行する6Wステージでは
Eステージの実行によって得られた結果をレジスタ等に
書き戻す。
第2図は、第1命令がコンデイション生成命令、第2命
令が条件分岐命令の場合である。第1命令のアドレスを
a−4番地とし、時間10で計算されたとする。時間t
1では第1命令の読み出しと第2命令のアドレスの計算
が行われる。時間t2では第1命令の解読、第2命令の
読み出しと第3命令のアドレスの計算が行われる。以下
同様に。
分岐等で制御が乱れないかぎり、それぞれの命令はパイ
プラインステージに従って流れていく。尚この場合、第
2命令のアドレス(a)はBIAlooIと一致しなか
ったとする。
時間t3で演算された第1命令の結果(コンデイション
)が5時間t4で第2命令(条件分岐命令)の条件を満
足した場合は、第2命令で示されたアドレスに分岐する
。分岐先アドレスは時間t4で計算されるので1時間t
5から命令の読み出しを行う。時間t4で分岐が起こる
と分かったとき、第3命令、第4命令は既に読み出され
ているので実行を途中でキャンセルする。時間t5以降
は、再び分岐等が起きないかぎり命令はパイプラインス
テージに従って流れていく、このように、分岐予測が働
かなかった場合、条件分岐命令で条件が成立した場合、
2サイクルの空き時間が生じる。
時間t4で分岐が起こると分かったとき、その分岐先が
自命令より後方である( a < b )かどうかは第
2命令のDステージ即ち時間t3で分かつているので、
分岐先が自命令より後方である場合、第2命令のアドレ
ス(a)と分岐先アドレス(b)を時間t5でBPTl
ooに登録する。即ち、条件成立信号304が時間t4
で出力された場合。
BPSELIOIはその前のタイミング(時間t3)で
出力されたBCC203とDISPM202に従ってP
CBIOIIの内容を時間t5でBIAlooIに、A
LUOUT305をBTA1002にそれぞれ格納する
第3図は、分岐予測が成功した場合を示す。第2図と同
様に第1命令がコンデイション生成命令、第2命令が条
件分岐命令である。時間t2で第2命令のアドレスとB
IAlooIの内容が一致したとする。この場合、IA
SEL105はBTA1002の内容を次に読みだすア
ドレスとしてIAR106に送ると共に、その次に読み
出すべきアドレスを計算するためにlNClO4にも送
る。また、予測が失敗した場合の回復用にPC103の
内容(a+4)をPC510gに退避する。
このようにして時間t3では予測された分岐先アドレス
(b)から読み出しが始まり、時間t4ではアドレスb
+4から読み出しが起こる。時間t4で第2命令の実行
の結果、条件が成立し1分岐が起こることが確認されれ
ば、予測は成功であり、むだな待ち時間無しに条件分岐
が実行されるので計算機の性能が向上する。
第4図は、分岐予測が失敗した場合を示す。第2図と同
様に第1命令がコンデイション生成命令、第2命令が条
件分岐命令である。第3図と同様に時間t2で第2命令
のアドレスとBIAlooIの内容が一致したとする。
時間t2では予測されたアドレス(b)から読み呂しが
始まる。時間t3ではアドレスb+4から読み出しが起
こる。時間t4で第2命令の実行の結果1条件が成立せ
ず、アドレスa+4の命令を実行すべきことが分かった
場合、IASEL105はPC104の内容(b+s)
でなく、退避していたPC5108の内容(a+4)を
次に読みだすアドレスとしてIAR106に送る。第3
及び第4命令はキャンセルされる。 PC5108の内
容の内容はlNClO4にも送られる。このように、分
岐予測が失敗した場合5分岐予測が働かなかった場合と
同様に2サイクルの空き時間が生じる。分岐予測が頻繁
に失敗すると、無駄な空き時間が増えるので最悪の場合
計算機の性能が低下するが、一般に分岐予測が行われる
ループ部分は数多く実行され、分岐予測が成功する可能
性の方が高いので分岐予測は平均的に計算機の性能を向
上させる。
第5図は、本実施例におけるBPTloo及びBPSE
LIOIの詳細を表したものである。BPT100内の
ヴアリツドビット(V)1003は分岐予測テーブル内
のデータが有効かどうかを表す。V6O13はリセット
時にリセット信号li!1004によってクリアされる
。また、仮想記憶をサポートする計算機で命令アドレス
が論理アドレスである場合、プロセス切り換えによって
もクリアされる。ただし、この場合、BIAlooIが
アドレスの一部としてプロセス番号を保持している場合
はV6O13をクリアする必要はない。
BPSELIOI内のPCBIOIIはラッチ1011
 、1012゜1013から成る。これらのラッチは1
サイクルごとにデータを送るので、第2図の実施例の場
合。
時間t2でPCBIOIIに入れられたデータは時間t
5で出力される。ラッチ1012,1013は、それぞ
れDISPM202. BCC203のデータを保持す
る。
第2図の実施例の場合、時間t3でラッチされた信号は
時間t4で条件分岐成立信号304とアンドゲート10
14によって論理積がとられた分岐予測テーブル登録信
号(BPTS)1.017となる。
BPTS1017はゲート1015.1016を開き、
それぞれPCBIOIl、 ALUOUT305の内容
をBPTlooに送る。
BPTS1017はV6O13のセット信号としても使
用され、分岐予測テーブルを有効にする。
第6図は分岐予測テーブル登録セレクタ(BPSEL)
の別の実施例である。この実施例は条件分岐命令の分岐
先がプログラムカウンタ相対アドレスだけでないが分岐
先アドレスが静的に決定できる場合、例えば絶対アドレ
ス等で、ディスプレースメントマイナス信号(DISP
M)がDステージでは分からない場合のものである。P
CBIOIIの出力とALUOUT305の内容は減算
器(SOB)101gによって減算され、大小関係が判
定される。
ALUOUT305の内容の方が小さいと判定された場
合、ディスプレースメントマイナス信号1019が出力
される。他の動きは先の実施例と同じである。
第7図は分岐予測テーブル(BPT)及びプログラムカ
ウンタ比較器(COMP)の別の実施例である。この実
施例は分岐予測テーブルが4エントリの場合である。4
エントリのテーブルは分岐命令アドレス(PCB)の一
部によって区別される2個ずつの2つのセットに分けら
れる。あるアドレスがどちらのセットに分類されるかは
アドレスの一部を使用してセット判定器(SETI)4
00によって決定される。1つのセット内のどちらのエ
ントリに登録すべきかは入れ換え優先順位決定器(RE
PR)500によって決定される。REPR500は、
1つのセット内のエントリ内の入れ換え優先ビット(R
P)によって登録されたのが古い方のエントリを判定し
、そちらのエントリを登録すべき対象として決定すると
共に入れ換え優先ビットを付は換え、それまでの優先順
位を反転する。5ET1400及びREPR500によ
って登録すべきエントリが一つに決まる。
分岐予測テーブルからの読み出しの場合、比較すべきア
ドレス(pc)に対しセット判定器(SET2)600
によってセットが選ばれ、1つのセット内の2エントリ
に対し2つの比較器によって同時に比較が行われる。分
岐予測テーブルのエントリ数を増やすことにより、より
多くの命令を登録できるので分岐予測の効果が大きくな
り計算機の性能がより向上する。
第8図は分岐予測テーブル(BPT)及びプログラムカ
ウンタ比較器(COMP’)の第7図とは異なる実施例
である。あるアドレスがどちらのセットに分類されるか
はセット判定器(SET3)700によって、ディスプ
レースメントマイナス信号(DISPM)を使用し分岐
先が前方か後方かで決定される0分岐予測テーブルから
の読み出しの場合は、比較すべきアドレス(pc)に対
し4つの比較器によって同時に比較が行われる。
第9図から第11図までは本発明の実施例に対する効果
的な使用法について説明するためのプログラム例及びフ
ローチャートである。第9図のプログラムに対し、第1
0図のような命令展開、即ち条件の判定をループの始め
だけで行い、ループの最後がループの先頭への無条件分
岐となっている展開では、分岐予測が働かないため本発
明の効果が表われない。それに対し、第11図のような
命令展開、即ち条件の判定をループの始めだけでなく、
ループの最後でも行う形の展開では、分岐予測が働き、
本発明の効果が表われている。従って、本発明を使用す
る計算機システムにおいて。
計算機言語を機械語に翻訳するコンパイラは、第9図の
ようなプログラムに対し、第10図のような展開でなく
、第11図のような展開を行えばよい。
〔発明の効果〕
本発明によれば、分岐予測によって条件分岐命令の無駄
な空き時間を減らすことができ、計算機の性能が向上す
る。特に、数少ない分岐予測テーブルでもループを構成
する条件分岐命令を選んでテーブルに登録することがで
き、少ないハードウェアで分岐予測の効果を発揮できる
本発明によれば、分岐予測テーブルが1エントリしか無
い場合でも第12図のようなループを持つプログラムに
対し、第1の条件分岐(1201)は分岐予測テーブル
に登録せず第2図の条件分岐(1202)だけを分岐予
測テーブルに登録するので、分岐予測の効果が発揮でき
るが、分岐先が後方であるという制限を加えないと、第
1.第2の条件分岐の両方を分岐予測テーブルに登録し
てしまうので分岐予測が失敗し1分岐予測の効果が出な
い。
【図面の簡単な説明】
第1図は本発明の一実施例の構成図、第2図から第4図
までは第1図の実施例による基本的動作のタイムチャー
ト、第5図は第1図の中の要素の詳細図、第6図は第5
図と同じ部分の別の実施例による詳細図、第7図は第1
図の中の要素の別の実施例による詳細図、第8図は第7
図と同じ部分の別の実施例による詳細図、第9図から第
11図は本発明を効果的に使用するためのコンパイラの
展開方法、第12図は本発明の効果を示すための説明図
である。 100・・・分岐予測テーブル、101・・・分岐予測
テーブル登録セレクタ、102・・・プログラムカウン
タ比較器、103・・・プログラムカウンタ、105・
・・命令アドレスセレクタ、200・・・命令デコード
第 図 第 4 図 第5図 06 第 図 第 9 図 whi 1e(a<b)begin 処理1 第 処理1 第 処理1 LABEL2:処理2 第 2 図 図 /” LABELllこ分岐率/ 図 /”a−bの計算$7

Claims (1)

  1. 【特許請求の範囲】 1、一機械命令を複数のステージに分けて実行するパイ
    プライン計算機において、条件分岐命令の機械番地とそ
    の条件分岐命令の分岐先機械番地を対にして保持する一
    組以上の分岐予測テーブルを持ち、分岐命令が出現した
    場合にその機械番地と分岐予測テーブル内の命令機械番
    地を比較し、一致した場合には分岐予測テーブル内の分
    岐先機械番地から命令の読み込みを始めるものであつて
    、条件分岐命令の条件が成立し、尚かつその分岐先が自
    命令より後方である場合に上記分岐予測テーブルの更新
    条件とすることを特徴とする分岐予測方式。 2、特許請求の範囲第1項において、分岐命令の機械番
    地と分岐予測テーブル内の命令機械番地が一致しなかつ
    た場合に、条件分岐命令に続く命令の処理を分岐先命令
    の処理よりも優先する分岐予測方式。 3、特許請求の範囲第1項において、分岐命令の機械番
    地と分岐予測テーブル内の命令機械番地が一致しなかつ
    た場合、分岐命令の分岐先が自命令より後方の場合には
    分岐先命令の処理を条件分岐命令に続く命令の処理より
    も優先し、分岐命令の分岐先が自命令より後方でない場
    合には条件分岐命令に続く命令の処理を、分岐先命令の
    処理よりも優先する分岐予測方式。 4、特許請求の範囲第1項において、分岐命令の機械番
    地と分岐予測テーブル内の命令機械番地が一致しなかつ
    た場合に分岐先命令の処理を、条件分岐命令に続く命令
    の処理よりも優先する分岐予測方式。 5、特許請求の範囲第1項において、命令中のオペコー
    ドとオペランドの一部の組合せを分岐予測テーブルの更
    新条件に使用する分岐予測方式。 6、条件分岐命令の機械番地とその条件分岐命令の分岐
    先機械番地を対にして保持する一組の分岐予測テーブル
    を持ち、分岐命令が出現した場合にその機械番地と分岐
    予測テーブル内の命令機械番地を比較し、一致した場合
    には分岐予測テーブル内の分岐先機械番地から命令の読
    み込みを始める計算機において、一つのループを構成す
    るプログラムを実行する場合でループ内に二つ以上の条
    件分岐命令を持ち、その内の二つ以上の条件が成立し分
    岐が起こる場合で、尚かつ分岐先が自命令より後方であ
    る条件分岐命令が一つしか無い場合に、その分岐先が自
    命令より後方である条件分岐命令を分岐予測テーブルに
    登録することを特徴とする分岐予測方式。 7、特許請求の範囲第1項において、プログラム中のル
    ープ構造に対し、ループ終了条件の判定のために使われ
    る条件分岐命令をループの最後に置く展開を行う分岐予
    測方式。
JP4542490A 1990-02-28 1990-02-28 分岐予測方式 Pending JPH03250221A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4542490A JPH03250221A (ja) 1990-02-28 1990-02-28 分岐予測方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4542490A JPH03250221A (ja) 1990-02-28 1990-02-28 分岐予測方式

Publications (1)

Publication Number Publication Date
JPH03250221A true JPH03250221A (ja) 1991-11-08

Family

ID=12718897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4542490A Pending JPH03250221A (ja) 1990-02-28 1990-02-28 分岐予測方式

Country Status (1)

Country Link
JP (1) JPH03250221A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008038373A1 (fr) * 2006-09-28 2008-04-03 Fujitsu Limited Processeur pour augmenter la vitesse de prédiction de branchement
JP2009069960A (ja) * 2007-09-11 2009-04-02 Nec Electronics Corp 分岐予測装置、分岐予測方法、及びマイクロプロセッサ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008038373A1 (fr) * 2006-09-28 2008-04-03 Fujitsu Limited Processeur pour augmenter la vitesse de prédiction de branchement
JP2009069960A (ja) * 2007-09-11 2009-04-02 Nec Electronics Corp 分岐予測装置、分岐予測方法、及びマイクロプロセッサ

Similar Documents

Publication Publication Date Title
US5003462A (en) Apparatus and method for implementing precise interrupts on a pipelined processor with multiple functional units with separate address translation interrupt means
US4782441A (en) Vector processor capable of parallely executing instructions and reserving execution status order for restarting interrupted executions
US6289445B2 (en) Circuit and method for initiating exception routines using implicit exception checking
US5706459A (en) Processor having a variable number of stages in a pipeline
US20080276072A1 (en) System and Method for using a Local Condition Code Register for Accelerating Conditional Instruction Execution in a Pipeline Processor
US4541047A (en) Pipelined data processing system
US4739470A (en) Data processing system
US5761467A (en) System for committing execution results when branch conditions coincide with predetermined commit conditions specified in the instruction field
EP0354585A2 (en) Instruction pipeline microprocessor
JP3469469B2 (ja) 情報処理装置
US5926634A (en) Limited run branch prediction
JPH0650465B2 (ja) 分岐制御回路
JPH02287626A (ja) パイプライン方式の分岐命令制御装置
US7765387B2 (en) Program counter control method and processor thereof for controlling simultaneous execution of a plurality of instructions including branch instructions using a branch prediction mechanism and a delay instruction for branching
US5421026A (en) Data processor for processing instruction after conditional branch instruction at high speed
US6553484B1 (en) Instruction-issuing circuit that sets reference dependency information in a preceding instruction when a succeeding instruction is stored in an instruction out-of-order buffer
JPH03250221A (ja) 分岐予測方式
US6862680B2 (en) Microprocessor processing specified instructions as operands
US5812845A (en) Method for generating an object code for a pipeline computer process to reduce swapping instruction set
US20120089817A1 (en) Conditional selection of data elements
JPH07182165A (ja) コミット条件付き命令の処理方法およびその装置
US20050071830A1 (en) Method and system for processing a sequence of instructions
JPH0248733A (ja) 情報処理装置
JP3748191B2 (ja) 計算機とその制御方法
JP3414579B2 (ja) プログラマブルコントローラ