JPH03250264A - Automatic wiring method considering wiring rule - Google Patents
Automatic wiring method considering wiring ruleInfo
- Publication number
- JPH03250264A JPH03250264A JP2045407A JP4540790A JPH03250264A JP H03250264 A JPH03250264 A JP H03250264A JP 2045407 A JP2045407 A JP 2045407A JP 4540790 A JP4540790 A JP 4540790A JP H03250264 A JPH03250264 A JP H03250264A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- length
- information
- rule
- print pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプリント基板設計システムに関し特に配線規則
エラーを未然に防ぐ自動配線方法に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a printed circuit board design system, and particularly to an automatic wiring method for preventing wiring rule errors.
プリント基板に搭載する部品の高速化、高密度化に伴い
、装置を安定して動作させるためには、ネットの配線長
制約等の配線規則を厳守する必要がある。一方、プリン
ト基板の設計作業、特に大規模論理装置用のプリントパ
ターン設計は、設訂期間や工数面より自動配線プログラ
ムを使用することが必須となっている。As parts mounted on printed circuit boards become faster and more densely packed, it is necessary to strictly adhere to wiring rules such as net wiring length restrictions in order to ensure stable operation of devices. On the other hand, in the design work of printed circuit boards, especially in the design of printed patterns for large-scale logic devices, it is essential to use an automatic wiring program due to the design time and man-hours.
この為、自動配線プログラムにおける配線規則の考慮が
重要となっている。配線長を考慮した、自動配線方法と
しては特開昭63−31192号公報に記載されている
「プリント板の配線方法」が知られている。For this reason, consideration of wiring rules in automatic wiring programs is important. As an automatic wiring method that takes the wiring length into consideration, there is known a ``printed board wiring method'' described in Japanese Patent Laid-Open No. 63-31192.
前記従来技術による自動配線方法は配線すべき2つの信
号点間の傾きを求め傾きの類似する信号点間をひとつの
グループとし、グループごとに各層へ割り振り、各ネッ
トの迂回を削減しようというものである。しかし、この
方法では配線規則エラーの発生しやすさ(配線規則上の
制約長に対する、配線長の余裕度)が考慮されていない
こと、配線規則上の制約としての最小配線長を考慮して
いない等の問題がある。The automatic wiring method according to the conventional technology calculates the slope between two signal points to be wired, groups signal points with similar slopes, and allocates each group to each layer to reduce detours of each net. be. However, this method does not take into account the ease with which wiring rule errors occur (the margin of wiring length relative to the constraint length in wiring rules), and it does not take into account the minimum wiring length as a constraint in wiring rules. There are other problems.
本発明の目的は、配線規則を考慮した5高速動作するプ
リント基板のプリントパターン設計を容易化し開発期間
の短縮を行う自動配線方法を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide an automatic wiring method that takes wiring rules into consideration and facilitates the design of printed patterns for printed circuit boards that operate at high speeds and shortens the development period.
上記目的を達成するために、ネット情報を格納した設計
情報ファイルから配線パターン情報を作成する計算機に
よる自動配線プログラムにおいて上記設計情報ファイル
からネット情報を読み出しネットの各信号点間の最短距
離を算出し、該最短距離と予め設定されているプリント
パターンの平均迂回情報と分岐によるプリントパターン
の平均短縮情報をもとにプリントパターン長を推定する
第1の段階と、該推定されたプリントパターン長が配線
規則の制約長を満足するか、否かを判定する第2の段階
と、配線規則により決まっている制約長を満たさない場
合、分岐可否および、プリントパターンの配線長制約の
最小値と最大値を決める第3の段階と上記第3の段階に
より決められた分岐可否と配線長制約を守ってプリント
パターンの経路を決める第4の段階とから成り、上記の
段階を順に実行するようにしたものである。In order to achieve the above objective, an automatic wiring program using a computer that creates wiring pattern information from a design information file storing net information reads the net information from the above design information file and calculates the shortest distance between each signal point of the net. , a first step of estimating the print pattern length based on the shortest distance, preset average detour information of the print pattern, and average shortening information of the print pattern due to branching; The second step is to determine whether or not the constraint length determined by the wiring rule is satisfied, and if the constraint length determined by the wiring rule is not satisfied, determine whether branching is possible or not, and the minimum and maximum values of the wiring length constraints of the printed pattern. The process consists of a third step of deciding, and a fourth step of deciding the route of the printed pattern while observing the branchability and wiring length constraints determined in the third step, and the above steps are executed in order. be.
自動配線プログラム実行後に、配線規則エラーとなる原
因は下記の2項目である。The causes of a wiring rule error after running the automatic wiring program are the following two items.
〈配線規則エラーと成る原因〉
■ プリントパターンが迂回し、信号点間の最短距離よ
りも長くなる。<Causes of wiring rule errors> ■ The printed pattern takes a detour and becomes longer than the shortest distance between signal points.
■ プリントパターンの分岐により、配線規則上のプリ
ントパターン長が、信号点間の最短距離よりも短くなる
。■ Due to the branching of the printed pattern, the length of the printed pattern according to the wiring rules becomes shorter than the shortest distance between signal points.
2項目の原因とも、プリントパターンの配線長に対する
ものであり、この配線長を自動配線でコントロールする
ことにより配線規則エラーとならない、プリントパター
ンを得ることができる。Both of the causes of the two items are related to the wiring length of the printed pattern, and by controlling this wiring length by automatic wiring, it is possible to obtain a printed pattern that does not cause wiring rule errors.
以下本発明の一実施例を第1図から第6図により具体的
に説明する。An embodiment of the present invention will be specifically described below with reference to FIGS. 1 to 6.
第1図は本発明における自動配線コンピュータシステム
の構成図である。設計情報ファイルlはプリント基板上
の接続すべき信号点(部品ピン等)の集まりであるネッ
ト情報(信号点の座標、ピン仕様など)を格納した磁気
ディスク上にあるファイルである。配線規則ファイル2
は配線規則上の制約配線長および、プリントパターンの
平均迂回率と配線パターンの分岐による平均短縮長の情
報を格納したファイルである。自動配線システム3は設
計情報ファイル1のネット情報により、プリントパター
ンを決定するプログラムである。配線規則考慮ブロック
4はネット単位で配線規則対策情報を作成するブロック
である。プリントパターン決定ブロック5は設計情報フ
ァイル1を入力し。FIG. 1 is a block diagram of an automatic wiring computer system according to the present invention. The design information file l is a file on a magnetic disk that stores net information (coordinates of signal points, pin specifications, etc.), which is a collection of signal points (component pins, etc.) to be connected on a printed circuit board. Wiring rule file 2
is a file that stores information on constrained wiring lengths based on wiring rules, the average detour rate of printed patterns, and the average shortened length due to branching of wiring patterns. The automatic wiring system 3 is a program that determines a print pattern based on the network information of the design information file 1. The wiring rule consideration block 4 is a block that creates wiring rule countermeasure information for each net. The print pattern determination block 5 inputs the design information file 1.
ネット単位にプリントパターンを決めるブロックである
。配線規則対策情報ファイル6は配、s、i則対策情報
である、分岐可否、制約配線長をネット単位に格納した
ファイルである。配線パターンファイル7は決定さ九た
プリントパターン情報(ライン、パッド六等)を格納し
たファイルである。This block determines the print pattern for each net. The wiring rule countermeasure information file 6 is a file that stores distribution, s, and i rule countermeasure information, such as whether branching is possible or not, and constrained wiring length for each net. The wiring pattern file 7 is a file that stores determined print pattern information (lines, pads, etc.).
ここで配線規則対策情報ファイル6は磁気ディスク上又
は、図示されない処理装置のメインメモリ上に作成さ九
る。Here, the wiring rule countermeasure information file 6 is created on a magnetic disk or on the main memory of a processing device (not shown).
自動配線システム3は先ず設計情報ファイル1より1ネ
ット分の信号点情報を取り出す。次に取り出した信号点
情報を配線規則考慮ブロック4にて接続区間単位に分割
し、各接続区間の距離と配置1AM則ファイル2の情報
により配線規則対策が必要か否かの判定を行い必要であ
れば配線規則対策情報を作成し配線規則対策情報ファイ
ル6に出力する。次にプリントパターン決定ブロック5
にで配線規則対策情報ファイル6の情報を用いてプリン
トパターンを決定し配線パターンファイル7に出力する
。The automatic wiring system 3 first extracts signal point information for one net from the design information file 1. Next, the extracted signal point information is divided into connection section units in the wiring rule consideration block 4, and it is determined whether or not wiring rule measures are necessary based on the distance of each connection section and the information in the layout 1 AM rule file 2. If so, wiring rule countermeasure information is created and output to the wiring rule countermeasure information file 6. Next, print pattern determination block 5
Then, a print pattern is determined using the information in the wiring rule countermeasure information file 6 and outputted to the wiring pattern file 7.
第2図は第1図の配線規則考慮ブロック4とプリントパ
ターン決定ブロック5の処理フローである。ここでステ
ップ1から3は配線規則考慮ブロック、ステップ4はプ
リントパターン決定ブロックの処理である。FIG. 2 is a processing flow of the wiring rule consideration block 4 and print pattern determination block 5 in FIG. Here, steps 1 to 3 are processing of the wiring rule consideration block, and step 4 is processing of the print pattern determination block.
第3図は第1図の設計情報ファイル1上に格納されてい
るプリント基板上の一般的なネット構成を示した図であ
る。ネットは信号源であるソースピン8(以下Sピンと
言う)と負荷であるシンクピン9.10 (以下にピン
と言う)と終端抵抗ピン11(以下Tピンと言う)から
構成される。ネット情報としては、信号点のX、Y座標
およびソース/シンク/終端抵抗の区分(ピン仕様)で
ある。FIG. 3 is a diagram showing a general network configuration on a printed circuit board stored in the design information file 1 of FIG. 1. The net is composed of source pin 8 (hereinafter referred to as S pin) which is a signal source, sink pin 9 and 10 (hereinafter referred to as pin) which is a load, and termination resistor pin 11 (hereinafter referred to as T pin). The net information includes the X and Y coordinates of the signal point and the source/sink/terminal resistance classification (pin specifications).
以下第3図に示すネットを例とし、第2図の処理フロー
に従い本発明の動作を詳細に説明する。The operation of the present invention will be described in detail below, taking the net shown in FIG. 3 as an example and following the processing flow shown in FIG.
(1) ステップ1ニブリントパターン長推定第1図の
設計情報ファイル1よりネットを構成する信号点情報を
1ネット分読み込む。ここで読み込まれた1ネット分の
信号点は、第3図に示すようになっているとする。高速
論理では、ソース。(1) Step 1 Niblint pattern length estimation Read signal point information constituting a net for one net from the design information file 1 shown in FIG. It is assumed that the signal points for one net read here are as shown in FIG. In fast logic, source.
シンク、終端抵抗の順にシリアル配線(−筆書き)され
る。この為同じピン仕様がある場合、接続順序を決める
必要があり、この接続順序は、全体のプリントパターン
長が短くなる様に決められる。Serial wiring (-written) is done in the order of sink and terminating resistor. For this reason, if the pin specifications are the same, it is necessary to determine the connection order, and this connection order is determined so that the overall printed pattern length is shortened.
第3図の場合、シンクピン9→10の順となりシンクピ
ン9をに1ピン、シンクピン10をに2ピンと呼ぶこと
にする。次に各信号点間の最短配線長を直角距離として
求める。ここで直角距離とは、第4図に示すように1部
品ピン13と12の距離をX方向とY方向の距alli
(座標差)を用いて求めたものである。第3図の例では
、Sピン8トに1ピン9間、に1ピン9とに2ピン10
間、に2ピン10とTピン11間の直角距離を計算し、
それぞれfl sx+ t fl XlK1 Q +c
zTと表わしこれを最短配線長とする。In the case of FIG. 3, the order is sink pin 9→10, and the sink pin 9 will be called the 1st pin and the sink pin 10 will be called the 2nd pin. Next, find the shortest wiring length between each signal point as a perpendicular distance. Here, the perpendicular distance is defined as the distance between the pins 13 and 12 of one component in the X direction and the Y direction, as shown in FIG.
(coordinate difference). In the example shown in Figure 3, between S pin 8 and 1 pin 9, between 1 pin 9 and 2 pin 10.
Between, calculate the right angle distance between 2 pin 10 and T pin 11,
respectively fl sx+ t fl XlK1 Q +c
This is expressed as zT and is taken as the shortest wiring length.
次に、各信号点間のプリントパターン長を平均迂回率と
配線パターンの分岐による平均短縮長により下式にて推
定する。Next, the print pattern length between each signal point is estimated using the following formula based on the average detour rate and the average shortened length due to branching of the wiring pattern.
推定プリントパターン長(wax) =最短配線長×平
均迂回率
推定プリントパターン長(win) =最短配線長−平
均短縮長
ここで平均迂回率とは
迂回率=接続区間のプリントパターン長÷接続区間の最
短配線長
であり過去の自動配線結果から容易に求めることができ
るもので、予め自動配線システム内に設定しておく。又
、配線パターンが分岐すると、第5図に示すようにソー
ス14とシンク15間のプリントパターン長は物理的に
はQ+ΔLであるが配線規則上はQと短くなる。この短
くなったΔLの平均を平均短縮長と呼び、この値も過去
の自動配線結果により、容易に求めることができるもの
でシステム内に予め設定しておく。以上のようにして求
めた。第3図の接続区間の推定プリントパターン長(−
ax)をQ’SK”l 、 u::xz 、 QHIT
推定プリントパターン長(min)をQsxl、 R
x+xz 、 QK*rとする。Estimated print pattern length (wax) = Shortest wiring length x Average detour rate Estimated print pattern length (win) = Shortest wiring length - Average shortened length Here, what is the average detour rate? Detour rate = Print pattern length of connection section ÷ Connection section This is the shortest wiring length and can be easily determined from past automatic wiring results, and is set in advance in the automatic wiring system. Furthermore, when the wiring pattern branches, as shown in FIG. 5, the length of the printed pattern between the source 14 and the sink 15 is physically Q+ΔL, but becomes short to Q in terms of wiring rules. The average of this shortened ΔL is called the average shortened length, and this value can also be easily determined from past automatic wiring results and is set in advance in the system. It was obtained as described above. Estimated print pattern length (-
ax) to Q'SK"l, u::xz, QHIT
The estimated print pattern length (min) is Qsxl, R
Let x+xz, QK*r.
(2) ステップ2:配線規則対策要否判定ステップ1
で求めた、推定プリントパターン長(max、 win
)を第1図の配線規則ファイル2に定義されている配線
規則上の制約長をつき合わせて、配線規則対策要否を決
定する。詳細を以降に示す。(2) Step 2: Step 1 to determine whether wiring regulation measures are necessary
Estimated print pattern length (max, win
) is compared with the constraint length on the wiring rules defined in the wiring rule file 2 shown in FIG. 1 to determine whether or not measures against the wiring rules are necessary. Details are shown below.
プリント基板の配線規則制約のうち、自動配線で守る必
要のある項目は、下記の2項目である。Among the wiring rule constraints for printed circuit boards, the following two items must be observed in automatic wiring.
■ ロードスペーシング:
シンクとシンク間のプリントパタン長≧制約長L1
■ ネット長:
ソースと最終シンク間のプリントパターン長≦制約長L
2
なお、ロードスペーシングとはネットに複数の負荷があ
るとき、先の負荷による信号波形の歪の影響を避けるた
めに次の負荷との間に一定の時間即ち一定の距離を設け
ることをいう。第3図の例では、ロードスペーシングは
、K□ピン9とに2ピン10の間に対する制約であり、
ネット長はSピン8とに2ピン10間に対する制約であ
る。前述の配線規則制約を第3図の例にあてはめると。■ Load spacing: Print pattern length between sink and sink ≧ Constraint length L1 ■ Net length: Print pattern length between source and final sink ≦ Constraint length L
2. Load spacing means, when there are multiple loads on the net, to provide a certain amount of time, or a certain distance, between one load and the next load in order to avoid the influence of signal waveform distortion caused by the previous load. In the example of FIG. 3, the load spacing is a constraint between K□ pin 9 and 2 pins 10,
The net length is a constraint between the S pin 8 and the two pins 10. Applying the above-mentioned wiring rule constraints to the example shown in FIG.
(バご+パ;÷2)〉制約長L2、あるいはパ濤〈制約
長り、の時に配線規則制約要と判定される。(Bago+Pa;÷2)>When the constraint length L2 or Pato<constraint length, it is determined that the wiring rule constraint is required.
ここで制約長りいは40から50m1+、制約長L2は
200から300mm程度である。Here, the constraint length is about 40 to 50 m1+, and the constraint length L2 is about 200 to 300 mm.
(3) ステップ3:配線規則対策情報作成配線規則対
策情報作成としては、ロードスペーシングに対する作成
を行い、次にネット長に対する作成を行い最後に接続区
間への割りっけを行う。(3) Step 3: Creation of wiring rule countermeasure information To create wiring rule countermeasure information, prepare for load spacing, then prepare for net length, and finally allocate to connection sections.
(i) ロードスペーシングに対する対策情報作成
ケースA:推定プリントパターン長(win) +平均
短縮長≧制約長L1の場合。分岐不可。(i) Countermeasure information creation case A for load spacing: Estimated print pattern length (win) + average shortened length ≧ constraint length L1. Branching not possible.
配線長制約なしとする。There is no wiring length restriction.
ケースB:推定プリントパターン長(win) +平均
短縮長く制約長L1の場合。分岐不可。Case B: Estimated print pattern length (win) + average shortening and constraint length L1. Branching not possible.
最小配線長二制約長L1.最大配線長二制約長なしとす
る。Minimum wiring length 2 constraint length L1. Maximum wiring length: No length restrictions.
(ii) ネット長に対する対策情報作成分岐可、最
小配線長=制約なし、最大配線長=制約長L2とする。(ii) Create countermeasure information for net length branch possible, minimum wiring length = no restriction, maximum wiring length = restriction length L2.
(iii) 接続区間への制約情報の割りつけネット
長、ロードスペーシングに対する制約を各接続区間毎に
矛盾しないように分岐可否。(iii) Assignment of constraint information to connection sections.Whether or not the constraints on net length and load spacing can be divided for each connection section so as not to contradict each other.
配線長を割りつける。Assign the wiring length.
例えば、第3図のネットでネット長、ロードスペーシン
グとも満たさない場合の制約は第6図のようになる。以
下第6図の例により、具体的に説明する。For example, when the net shown in FIG. 3 does not satisfy both the net length and load spacing, the constraints are as shown in FIG. 6. This will be explained in detail below using the example shown in FIG.
K1ピン9とに2ピン10間の制約は、分岐不可。The restriction between K1 pin 9 and 2 pin 10 cannot be branched.
最小配線長=制約長し工と、一義的に決まる。最大配線
長については、K□ピン9とに2ピン10間に対しては
、不要であるが、Sピン8からに2ピン10間に対し最
大配線長制約があるため決める必要があり、最大配線長
=最小配線長子αとする。Minimum wiring length = constraint length, which is uniquely determined. Regarding the maximum wiring length, it is not necessary between K□ pin 9 and 2 pins 10, but it is necessary to determine the maximum wiring length between S pin 8 and 2 pins 10 because there is a restriction on the maximum wiring length. Wire length = minimum wire length α.
このαは余裕値であり、通常5IIl!1程度である。This α is a margin value, and is usually 5IIl! It is about 1.
次にSピン8とに2ピン10間について述べる。この信
号点間は分岐可であるが、K1ピン9とに2ピン10間
で分岐不可となっているため、Sピン8とに2ピン10
間で分岐可となるのは矛盾する。Next, the connection between the S pin 8 and the two pins 10 will be described. It is possible to branch between these signal points, but it is not possible to branch between K1 pin 9 and 2 pin 10.
It is contradictory that it is possible to branch between.
このためSピン8とに2ピン10間も分岐不可とする。Therefore, it is not possible to branch between the S pin 8 and the two pins 10.
Sピン8とに2ピン10間の制約は、K1ピン9とに2
ピン10間が、前述により決まっているため、Sピン8
とに1ビン9間を決めれば良い。The constraint between S pin 8 and 2 pins 10 is 2 between K1 pin 9 and
Since the distance between pins 10 is determined as described above, S pin 8
All you have to do is decide on 1 bin and 9 intervals.
Sピン8とにエビ29間の制約は、分岐不可、最小配線
長=制約長なし、最大配線長=制約長L2−制約長L1
−αとなる。このようにして決められた分岐可否、最小
配線長、最大配線長を第1図の配線規則対策情報ファイ
ル6へ出力する。The constraints between S pin 8 and shrimp 29 are: branching is not allowed, minimum wiring length = no constraint length, maximum wiring length = constraint length L2 - constraint length L1
−α. The branching availability, minimum wiring length, and maximum wiring length thus determined are output to the wiring rule countermeasure information file 6 of FIG.
(4) ステップ4ニブリントパターン決定第1図の配
線規則対策情報ファイル6から、分岐可否、配線長制約
を読込み、下記によりプリントパターンを決める。(4) Step 4 Print pattern determination Read the branchability and wiring length constraints from the wiring rule countermeasure information file 6 shown in FIG. 1, and determine the print pattern according to the following.
ケースA:対策情報なしの場合6 公知である自動配線アルゴリズム(迷路法。Case A: Case 6 without countermeasure information A well-known automatic wiring algorithm (maze method).
線分探査法など)でプリントパターンを決定する。The print pattern is determined using a line segment search method, etc.
ケースB:分岐不可でかつ、配線長制約なしの場合。Case B: Branching is not possible and there are no wiring length restrictions.
公知である自動配線アルゴリズムで、分岐不可としプリ
ントパターンを決定する。A known automatic wiring algorithm is used to determine a print pattern that does not allow branching.
ケースC:最小配線長制約なし、最大配線長制約ありの
場合。Case C: No minimum wiring length restriction, maximum wiring length restriction.
公知である、自動配線アルゴリズムでプリントパターン
経路を決めた後、その配線長が最大配線長以内であるか
チエツクし、超えている時は、その経路を削除し、最大
配線長を満たす経路が見つかるまで処理を繰り返す。After determining the printed pattern route using a well-known automatic wiring algorithm, it is checked whether the wiring length is within the maximum wiring length, and if it is, the route is deleted and a route that satisfies the maximum wiring length is found. Repeat the process until.
ケースC:最小配線長制約でありの場合。Case C: Minimum wiring length constraint.
公知である自動配線アルゴリズム「特公昭63−131
77:プリント基板配線方法」に示す、迂回配線を使用
してプリントパターンを決める。The publicly known automatic wiring algorithm “Special Publication No. 63-131
77: Determine the printed pattern using the detour wiring shown in "Printed board wiring method".
以上のようにして決定したプリントパターンを第1図の
配線パターンファイル7へ出力する。The print pattern determined as described above is output to the wiring pattern file 7 shown in FIG.
以上述べたように、本実施例によれば、自動配線システ
ムで守るべき配線規則である、ネット長およびロードス
ペーシングを考慮したプリントパターンを決めることが
できる。As described above, according to this embodiment, a print pattern can be determined taking into consideration the net length and load spacing, which are the wiring rules to be followed in an automatic wiring system.
以上説明したように本発明によれば、配線規則エラーの
起る可能性の高いネットを自動で摘出後、エラー内容に
対応した配線規則対策情報を作成し、この対策情報を守
って自動配線することにより配線規則エラーを未然に防
ぐことができる。このため、高速動作の必要なプリント
基板のプリントパターン設計を容易に行うことができ、
開発期間短縮に大きな効果がある。As explained above, according to the present invention, after automatically extracting nets with a high possibility of a wiring rule error occurring, wiring rule countermeasure information corresponding to the error content is created, and automatic wiring is performed while following this countermeasure information. This can prevent wiring rule errors. This makes it easy to design printed patterns for printed circuit boards that require high-speed operation.
This has a great effect on shortening the development period.
第1図は本発明の一実施例である配線規則考慮自動配線
コンピュータシステムの構成図、第2図は本発明の配線
規則考慮処理の流れを概略的に示すフローチャート、第
3図はプリント基板上のネットの一例を示す図、第4図
は直角距離を説明した図、第5図は配線パターンの分岐
によるプリントパターン長短縮を説明するための図、第
6図は第3図のネットに対し2つの配線規則対策情報が
与えられた場合の例を示す図である。
1・・・設計情報ファイル、2・・・配線規則ファイル
、3・・・自動配線システム、
4・・・配線規則考慮ブロック、
5・・プリントパターン決定ブロック。
6・・・配線規則対策情報ファイル、
7−・配線パターンファイル、
8・・信号点(ソースピン)、
9・・・信号点(シンクピン)、
10・・信号点(シンクピン)、
11・信号点(終端抵抗ピン)、
12・・信号点(部品ピン)、
13・・信号点(部品ピン)。
14・・・信号点(ソースピン)。
15・・・信号点(シンクピン)。
16・・・信号点(終端抵抗ピン)。
算
2
図
品
嶌
ワ
嶌
杢
図
直角距離=1χ十lぴFIG. 1 is a configuration diagram of an automatic wiring computer system that takes into account wiring rules, which is an embodiment of the present invention. FIG. Figure 4 is a diagram that explains the perpendicular distance, Figure 5 is a diagram that explains how the printed pattern length is shortened by branching the wiring pattern, and Figure 6 is a diagram that shows an example of the net in Figure 3. FIG. 7 is a diagram illustrating an example when two pieces of wiring rule countermeasure information are given. 1...Design information file, 2...Wiring rule file, 3...Automatic wiring system, 4...Wiring rule consideration block, 5...Print pattern determination block. 6...Wiring rule countermeasure information file, 7-.Wiring pattern file, 8...Signal point (source pin), 9...Signal point (sink pin), 10...Signal point (sink pin), 11.Signal point (terminal resistor pin), 12... signal point (component pin), 13... signal point (component pin). 14...Signal point (source pin). 15...Signal point (sink pin). 16...Signal point (terminal resistor pin). Arithmetic 2 Diagram wa wa jima square right angle distance = 1χ 1 pi
Claims (1)
ン情報を作成する計算機による自動配線プログラムにお
いて上記設計情報ファイルからネット情報を読み出しネ
ットの各信号点間の最短距離を算出し、該最短距離と予
め設定されているプリントパターンの平均迂回情報と分
岐によるプリントパターンの平均短縮情報をもとにプリ
ントパターン長を推定する第1の段階と、該推定された
プリントパターン長が配線規則の制約長を満足するか、
否かを判定する第2の段階と、配線規則により決まって
いる制約長を満たさない場合、分岐可否および、プリン
トパターンの配線長制約の最小値と最大値を決める第3
の段階と上記第3の段階により決められた分岐可否と配
線長制約を守ってプリントパターンの経路を決める第4
の段階から成り、上記の段階を順に実行することにより
配線規則エラーを未然に防ぐことを特徴とする自動配線
方法。In an automatic wiring program using a computer that creates wiring pattern information from a design information file that stores net information, the net information is read from the design information file, the shortest distance between each signal point of the net is calculated, and the shortest distance and the preset distance are calculated. A first step of estimating the print pattern length based on the average detour information of the print pattern and the average shortening information of the print pattern due to branching, and whether the estimated print pattern length satisfies the constraint length of the wiring rule. ,
The second step is to determine if the constraint length determined by the wiring rules is not satisfied, and the third step is to decide whether or not to branch, and to determine the minimum and maximum values of the wiring length constraints of the printed pattern.
The fourth step is to determine the route of the printed pattern while observing the branchability and wiring length constraints determined by the above-mentioned step and the third step.
An automatic wiring method comprising the following steps, and characterized in that wiring rule errors are prevented by executing the above steps in order.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2045407A JPH03250264A (en) | 1990-02-28 | 1990-02-28 | Automatic wiring method considering wiring rule |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2045407A JPH03250264A (en) | 1990-02-28 | 1990-02-28 | Automatic wiring method considering wiring rule |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03250264A true JPH03250264A (en) | 1991-11-08 |
Family
ID=12718401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2045407A Pending JPH03250264A (en) | 1990-02-28 | 1990-02-28 | Automatic wiring method considering wiring rule |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03250264A (en) |
-
1990
- 1990-02-28 JP JP2045407A patent/JPH03250264A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63225869A (en) | Wiring path search system | |
| JP2000349161A (en) | Power supply wiring design method, power supply wiring design apparatus, and recording medium | |
| CN105074703A (en) | Method for processing a set of data to be used subsequently with a view to graphically generating an electrical diagram of an electrical system | |
| JP2000100956A (en) | Semiconductor integrated circuit wiring condition processing method | |
| US6496968B1 (en) | Hierarchical wiring method for a semiconductor integrated circuit | |
| JPH03250264A (en) | Automatic wiring method considering wiring rule | |
| JPH02206149A (en) | Signal-line terminal allocation system considering electrical restriction | |
| CN113836858B (en) | Chip layout method | |
| JP2523702B2 (en) | Automatic wiring method for semiconductor integrated circuits | |
| JP2858328B2 (en) | Network diagram automatic generation method and system | |
| JP2938431B1 (en) | Wiring design device, wiring determination device, and methods thereof | |
| JP2521041B2 (en) | Wiring method in integrated circuit | |
| CN117910423B (en) | Automatic PCB wiring method, device, equipment and medium | |
| JPS6190491A (en) | Wiring considering signal delay | |
| TW202537347A (en) | Circuit board line crosstalk inspection method and non-tansitory computer readable medium | |
| JPH04247579A (en) | Device and method for automatic parallel wiring | |
| JP2776402B2 (en) | Wiring route display method | |
| CN120611694A (en) | Circuit board line crosstalk inspection method and non-transient computer readable medium | |
| JP2536640B2 (en) | Wiring method | |
| JP2655473B2 (en) | Interactive wiring design method | |
| JPH11161689A (en) | Wiring pattern generation method | |
| JPH04344573A (en) | Wiring processing method in cad system | |
| JP3006140B2 (en) | Automatic wiring method | |
| JPH1021272A (en) | Circuit drawing generating apparatus and circuit drawing generating method | |
| CN118606243A (en) | Interface matching method, device, electronic device and storage medium |