JPH03250453A - Muting circuit - Google Patents
Muting circuitInfo
- Publication number
- JPH03250453A JPH03250453A JP2047440A JP4744090A JPH03250453A JP H03250453 A JPH03250453 A JP H03250453A JP 2047440 A JP2047440 A JP 2047440A JP 4744090 A JP4744090 A JP 4744090A JP H03250453 A JPH03250453 A JP H03250453A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- capacitor
- power supply
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は例えばVTRの音声回路をモノリシックIC化
するときに適用して好適なミュート回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a mute circuit suitable for application when, for example, a VTR audio circuit is made into a monolithic IC.
本発明は、例えばVTRの音声回路をモノリシックIC
化するときに適用して好適なミュート回路に関し、第1
のトランジスタの一方の被制御電極を電源スイッチを介
して直流電源の一端に接続し、この第1のトランジスタ
の他方の被制御電極を第1の抵抗器を介してこの直流電
源の他端に接続すると共にこの第1のトランジスタの他
方の被制御電極を第2の抵抗器を介して第2のトランジ
スタの制御電極に接続し、この第2のトランジスタの一
方の被制御電極を第3の抵抗器を介してこの第1のトラ
ンジスタの一方の被制御電極及びこの電源スイッチの接
続点に接続すると共にこの第2のトランジスタの他方の
被制御電極を逆流防止用の第1のダイオードを介して一
方の被制御電極が信号線に接続され、他方の被制御電極
がこの直流電源の他端の接続されたスイッチング素子の
制御電極に接続し、この第1のトランジスタの制御電極
を第4の抵抗器、第5の抵抗器及び逆流防止用の第2の
ダイオードの直流回路を介してこの電源スイッチ及びこ
の第3の抵抗器の接続点に接続し、この第4及び第5の
抵抗器の接続点をコンデンサを介してこの直流電源の他
端に接続すると共にこの第4及び第5の抵抗器の接続点
を第3のトランジスタの一方の被制御電極に接続し、こ
の第3のトランジスタの制御電極を第6の抵抗器を介し
てこの電源スイッチ及び第3の抵抗器の接続点に接続し
、この第3のトランジスタの他方の被制御電極を第7の
抵抗器を介してこの直流電源の他端に接続すると共にこ
の第3のトランジスタの他方の被制御電極を第8の抵抗
器を介して第4のトランジスタの制御電極に接続し、こ
の第4のトランジスタの一方の被制御電極を第9の抵抗
器を介してこの第4及び第5の抵抗器の接続点に接続し
、この第4のトランジスタの他方の被制御電極を逆流防
止用の第3のダイオードを介してこのスイッチング素子
の制御電極に接続したことにより、使用するコンデンサ
を1つにすることができるようにしたものである。The present invention provides a monolithic IC for the audio circuit of a VTR, for example.
Regarding the mute circuit suitable for application when
One controlled electrode of the transistor is connected to one end of the DC power supply via a power switch, and the other controlled electrode of the first transistor is connected to the other end of the DC power supply via a first resistor. At the same time, the other controlled electrode of this first transistor is connected to the control electrode of the second transistor via a second resistor, and the one controlled electrode of this second transistor is connected to a third resistor. is connected to one controlled electrode of this first transistor and the connection point of this power switch through the other controlled electrode of this second transistor through a first diode for backflow prevention. A controlled electrode is connected to a signal line, the other controlled electrode is connected to a control electrode of a switching element connected to the other end of this DC power supply, and the control electrode of this first transistor is connected to a fourth resistor, A fifth resistor and a second diode for preventing reverse current are connected to the connection point of this power switch and this third resistor through a DC circuit, and the connection point of this fourth and fifth resistor is connected to the connection point of this power switch and this third resistor. It is connected to the other end of this DC power supply via a capacitor, and the connection point of the fourth and fifth resistors is connected to one controlled electrode of the third transistor, and the control electrode of this third transistor is connected to the other end of the DC power source. The other controlled electrode of this third transistor is connected to the other end of this DC power source via a seventh resistor. and the other controlled electrode of the third transistor is connected to the control electrode of the fourth transistor via the eighth resistor, and one controlled electrode of the fourth transistor is connected to the control electrode of the fourth transistor. The other controlled electrode of this fourth transistor is connected to the connection point of the fourth and fifth resistors via a resistor, and the control electrode of this switching element is connected to the other controlled electrode of this fourth transistor via a third diode for backflow prevention. By connecting the capacitor to the capacitor, the number of capacitors used can be reduced to one.
従来、例えばIC化されたミュート回路(モノリシック
IC)(50)は第2図に示す如き構成となっている。Conventionally, for example, a mute circuit (monolithic IC) (50) implemented as an IC has a configuration as shown in FIG.
第2図において、(1)は直流電源で、この直流電源(
1)の一端(プラス側)を電源スイッチ(2)を介して
ミュート回路(50)のICの電源端子(3)に接続し
、その他端(マイナス側)を接地する。従って、電源ス
イッチ(2)をオンにすると、電源端子(3)に電源が
供給される。In Figure 2, (1) is a DC power supply, and this DC power supply (
1) One end (plus side) is connected to the power terminal (3) of the IC of the mute circuit (50) via the power switch (2), and the other end (minus side) is grounded. Therefore, when the power switch (2) is turned on, power is supplied to the power terminal (3).
抵抗器(40)を介してエミッタ及びベースが接続され
ているPNP型トランジスタ(42)のエミッタを電源
端子(3)に接続し、このトランジスタ(42)のベー
スを抵抗器(41)を介してICの端子(33)に接続
し、この端子(33)をコンデンサ(43)を介して接
地する。この場合、抵抗器(40)、 (41)及びコ
ンデンサ(43)により決る時定数により、電源スイッ
チ(2)のオン時のミュート時間を決定する。このトラ
ンジスタ(42)のコレクタを逆流防止用のダイオード
(25)を通じて2個のNPN型トランジスタ(28a
)及び(28b)の夫々のコレクタ及びエミッタを互に
接続して構成したスイッチ素子(28)のトランジスタ
(28a) 、 (28b)の夫々のベースに接続する
。The emitter of a PNP transistor (42) whose emitter and base are connected via a resistor (40) is connected to the power supply terminal (3), and the base of this transistor (42) is connected via a resistor (41). It is connected to a terminal (33) of the IC, and this terminal (33) is grounded via a capacitor (43). In this case, the mute time when the power switch (2) is turned on is determined by the time constant determined by the resistors (40), (41) and the capacitor (43). The collector of this transistor (42) is connected to two NPN transistors (28a) through a diode (25) for backflow prevention.
) and (28b) are connected to the respective bases of transistors (28a) and (28b) of a switch element (28) configured by connecting their respective collectors and emitters to each other.
(26)は、音声信号の入力端子で、この入力端子(2
6)を抵抗器(27)及び(29)の直列回路を介して
ICの出力端子(31)に接続する。また、この抵抗器
(29)及び出力端子(31)の接続点を信号出力用の
抵抗器(30)を介して接地する。(26) is an input terminal for audio signals, and this input terminal (26) is an input terminal for audio signals.
6) is connected to the output terminal (31) of the IC via a series circuit of resistors (27) and (29). Further, the connection point between this resistor (29) and the output terminal (31) is grounded via a signal output resistor (30).
この出力端子(31)から出力される音声信号を増幅回
路(34)を通じてスピーカ(35)に供給するように
なす。The audio signal output from this output terminal (31) is supplied to a speaker (35) through an amplifier circuit (34).
第2図においてはこのスイッチ素子(28)を構成する
トランジスタ(28a)のエミッタ及びトランジスタ(
28b)のコレクタの接続点を抵抗器(27)及び(2
9)の接続点に接続すると共に、このトランジスタ(2
8a)のコレクタ及びトランジスタ(28b)の工ミッ
タの接続点を接地する如くする。In FIG. 2, the emitter of the transistor (28a) constituting this switch element (28) and the transistor (
The connection point of the collector of 28b) is connected to the resistor (27) and (2
9), and this transistor (2).
The connection point between the collector of transistor 8a) and the transmitter of transistor (28b) is grounded.
また、PNP型のトランジスタ(47ンのエミッタを逆
流防止用のダイオード(46)及び抵抗器(45)の直
列回路を介して電源端子(3)に接続すると共に、この
トランジスタ(47)のエミッタをICの端子(14)
に接続し、この端子(14)をコンデンサ(48)を介
して接地する。この場合、コンデンサ(48)により電
源スイッチ(2)のオフ時のミュート時間を決定する。In addition, the emitter of a PNP type transistor (47) is connected to the power supply terminal (3) via a series circuit of a diode (46) and a resistor (45) for preventing backflow, and the emitter of this transistor (47) is IC terminal (14)
and this terminal (14) is grounded via a capacitor (48). In this case, the capacitor (48) determines the mute time when the power switch (2) is turned off.
このトランジスタ(47)のベースを抵抗器(44)を
介して電源端子(3)に接続し、このトランジスタ(4
7)のコレクタを逆流防止用のダイオード(19)を通
して、スイ・ノチ素子(28)の制御電極、即ち、トラ
ンジスタ(28a) 、 (28b)のベースに接続す
る。The base of this transistor (47) is connected to the power supply terminal (3) via a resistor (44), and the base of this transistor (47) is connected to the power supply terminal (3) through a resistor (44).
The collector of 7) is connected to the control electrode of the sui-nochi element (28), that is, the bases of the transistors (28a) and (28b), through a diode (19) for preventing backflow.
上述のミュート回路(50)において、電源スイッチ(
2)がオンされたときは、直流電源(1)よりの電流が
電源スイッチ(2)抵抗器(40)及び(41)を介し
てコンデンサ(43)に流れ、このコンデンサ(43)
が充電される。このコンデンサ(43)が完全に充電さ
れた後は、トランジスタ(42)はオフとなるが、コン
デンサ(43)が充電中は、トランジスタ(42)のベ
ース電圧がこのエミッタ電圧よりも低いので、トランジ
スタ(42)がオンとなり、直流電源(1)よりの電流
が電源スイッチ(2)、トランジスタ(42)及びダイ
オード(25)を通じて流れ、スイッチ素子(28)を
導通とし、音声信号入力端子(26)からの信号(ノイ
ズ)がこのスイッチ素子(28)を通じて接地側に流さ
れるのでスピーカ(35)からは、電源スイッチ(2)
をオンとしたときのノイズ音が放音されない。In the above mute circuit (50), the power switch (
2) is turned on, current from the DC power supply (1) flows to the capacitor (43) via the power switch (2) and resistors (40) and (41), and this capacitor (43)
is charged. After this capacitor (43) is completely charged, the transistor (42) is turned off, but while the capacitor (43) is charging, the base voltage of the transistor (42) is lower than this emitter voltage, so the transistor (42) is turned on, current from the DC power supply (1) flows through the power switch (2), transistor (42) and diode (25), making the switch element (28) conductive and connecting the audio signal input terminal (26). Since the signal (noise) from the speaker (35) is sent to the ground side through this switch element (28), the signal (noise) from the power switch (2)
Noise is not emitted when the is turned on.
一方で、上述の回路(50)の電源スイッチ(2)がオ
ンとなると、直流電源(1)より抵抗器(45)、ダイ
オード(46)、コンデンサ(48)の接続端子(14
)を介して電流が流れ、コンデンサ(48)が充電され
る。On the other hand, when the power switch (2) of the circuit (50) described above is turned on, the connection terminal (14) of the resistor (45), diode (46), and capacitor (48) is connected to the DC power supply (1).
) and charges the capacitor (48).
次に電源スイッチ(2)がオフとされたときは、トラン
ジスタ(47)のベース電圧は略接地電位となると共に
このトランジスタ(47)のエミッタにコンデンサ(4
8)の充電電圧が供給されるのでこのトランジスタ(4
7)がオンとなると共に、コンデンサ(48)の充電電
荷による電流がこのトランジスタ(47)、ダイオード
(19)を通じて流れ、これによりスイッチ素子(28
)を導通とし、このときこのスイッチ素子(28)によ
り、音声信号入力端子(26)からの信号(ノイズ)が
接地側に流されるのでスピーカ(35)からは電源スイ
ッチ(2)をオフとしたときのノイズ音が放音されない
。Next, when the power switch (2) is turned off, the base voltage of the transistor (47) becomes approximately ground potential, and the emitter of this transistor (47) is connected to the capacitor (4).
Since the charging voltage of transistor (8) is supplied, this transistor (4)
7) is turned on, a current due to the charge in the capacitor (48) flows through this transistor (47) and the diode (19), and as a result, the switch element (28) is turned on.
) is conductive, and at this time, the switch element (28) causes the signal (noise) from the audio signal input terminal (26) to flow to the ground side, so the power switch (2) is turned off from the speaker (35). When the noise is not emitted.
〔発明が解決しようとする課題]
ところで、上述のミュート回路をIC化したときには、
上述したように、外付はコンデンサが2つ(43)、
(48)必要となるので、ICの端子数が多くなると共
にその分の実装面積が広く成り、IC化の利点が軽減さ
れる不都合があった。[Problem to be solved by the invention] By the way, when the above-mentioned mute circuit is integrated into an IC,
As mentioned above, there are two external capacitors (43),
(48) As a result, the number of IC terminals increases and the mounting area increases accordingly, which is disadvantageous in that the advantages of IC implementation are reduced.
本発明はかかる点に鑑み、使用するコンデンサを1つに
することのできるミュート回路を提案しようとするもの
である。In view of this point, the present invention proposes a mute circuit that can use only one capacitor.
本発明は、例えば第1図に示す如く、第1のトランジス
タ(21)の一方の被制御電極(エミッタ)を電源スイ
ッチ(2)を介して直流電源(1)の一端に接続し、こ
の第1のトランジスタ(21)の他方の被制御電極(コ
レクタ)を第1の抵抗器(22)を介して直流電源(1
)の他端に接続すると共に第1のトランジスタ(2工)
の他方の被制御電極(コレクタ)を第2の抵抗器(23
)を介して第2のトランジスタ(24)の制御電極(ベ
ース)に接続し、第2のトランジスタ(24)の一方の
被制御電極(コレクタ)を第3の抵抗器(4)を介して
第1のトランジスタ(21)の−方の被制御電極(エミ
・ンタ)及び電源スイフチ(2)の接続点に接続すると
共にこの第2のトランジスタ(24)の他方の被制御電
極(エミッタ)を逆流防止用の第1のダイオード(25
)を介して一方の被制御電極が信号線に接続され、他方
の被制御電極が直流電源(1)の他端に接続された、ス
イッチング素子(28)の制御電極に接続し、第1のト
ランジスタ(21)の制御電極(ベース)を第4の抵抗
器(2o)、及び第5の抵抗器(11)及び逆流防止用
の第2のダイオード(10)の直流回路を介して電源ス
イッチ(2)及び第3の抵抗器(4〕の接続点に接続し
、第4及び第5の抵抗器(20)及び(11)の接続点
をコンデンサ(15)を介して直流型#(1)の他端に
接続すると共に第4及び第5の抵抗器(20)及び(1
1)の接続点を第3のトランジスタ(12)の一方の被
制御電極(エミッタ)に接続しこの第3のトランジスタ
(12)の制御電極(ベース)を第6の抵抗器(9)を
介して電源スイッチ(2)及び(3)の抵抗器(4)の
接続点に接続し、第3のトランジスタ(12)の他方の
被制御電極(コレクタ)を第7の抵抗器(13)を介し
て直流電源(1)の他端に接続すると共に第3のトラン
ジスタ(12)の他方の被制御電極(コレクタ)を第8
の抵抗器(16)を介して第4のトランジスタ(18)
の制御電極(ベース)に接続し、第4のトランジスタ(
18)の一方の被制御電極(コレクタ)を第9の抵抗器
(17)を介して第4及び第5の抵抗器(20)、 (
11)の接続点に接続すると共に第4のトランジスタ(
18)の他方の被制御電極(エミッタ)を逆流防止用の
第3のダイオード(19)を介してスイッチング素子(
28)の制御電極に接続したものである。For example, as shown in FIG. 1, the present invention connects one controlled electrode (emitter) of a first transistor (21) to one end of a DC power source (1) via a power switch (2), and The other controlled electrode (collector) of the first transistor (21) is connected to the DC power supply (1) via the first resistor (22).
) and connect it to the other end of the first transistor (2nd type).
The other controlled electrode (collector) is connected to the second resistor (23
) is connected to the control electrode (base) of the second transistor (24), and one controlled electrode (collector) of the second transistor (24) is connected to the control electrode (base) of the second transistor (24) through a third resistor (4). The negative controlled electrode (emitter) of the first transistor (21) is connected to the connection point of the power switch (2), and the other controlled electrode (emitter) of the second transistor (24) is connected to the negative controlled electrode (emitter) of the second transistor (24). The first diode (25
), one controlled electrode is connected to the signal line, the other controlled electrode is connected to the control electrode of the switching element (28) connected to the other end of the DC power supply (1), and the first The control electrode (base) of the transistor (21) is connected to the power switch ( 2) and the third resistor (4), and connect the fourth and fifth resistors (20) and (11) to the connection point of the DC type #(1) via the capacitor (15). connected to the other end and the fourth and fifth resistors (20) and (1
1) is connected to one controlled electrode (emitter) of the third transistor (12), and the control electrode (base) of this third transistor (12) is connected through the sixth resistor (9). the other controlled electrode (collector) of the third transistor (12) via the seventh resistor (13). is connected to the other end of the DC power supply (1), and the other controlled electrode (collector) of the third transistor (12) is connected to the eighth
through the resistor (16) of the fourth transistor (18)
is connected to the control electrode (base) of the fourth transistor (
18) is connected to the fourth and fifth resistors (20) via the ninth resistor (17).
11) and the fourth transistor (
The other controlled electrode (emitter) of 18) is connected to the switching element (19) via a third diode (19) for backflow prevention.
28) is connected to the control electrode of 28).
上述せる本発明によれば、電源スイッチ(2)がオンさ
れたときは、コンデンサ(15)が充電されると共にト
ランジスタ(21)がオンとなり、これによりスイッチ
素子(28)が導通させられ、信号(ノイズ)が放音さ
れないようにすると共に、電源スイッチ(2)がオフさ
れたときはコンデンサ(15)の充電電荷が放電し、ス
イッチ素子(28)が導通させられて信号(ノイズ)が
放音されないようにしているので使用するコンデンサを
1つにすることができる。According to the present invention described above, when the power switch (2) is turned on, the capacitor (15) is charged and the transistor (21) is turned on, which makes the switch element (28) conductive and the signal When the power switch (2) is turned off, the charge in the capacitor (15) is discharged, the switch element (28) is made conductive, and the signal (noise) is emitted. Since no sound is generated, only one capacitor can be used.
[実施例]
以下に、第1図を参照して、本発明ミュート回路(モノ
リシックIC)(50)の一実施例について詳細に説明
する。この第1図において第2図に対応する部分には同
一符号を付して、その詳細説明は省略する。[Embodiment] An embodiment of the mute circuit (monolithic IC) (50) of the present invention will be described in detail below with reference to FIG. In FIG. 1, parts corresponding to those in FIG. 2 are designated by the same reference numerals, and detailed explanation thereof will be omitted.
第1図においてもこの直流電源(1)の正極を電源スイ
ッチ(2)を介してミュート回路(50)のICの電源
端子(3)に接続し、その負極を接地する。Also in FIG. 1, the positive pole of this DC power supply (1) is connected to the power supply terminal (3) of the IC of the mute circuit (50) via the power switch (2), and its negative pole is grounded.
この第1図において、(21)はPNP型トランジスタ
を示し、このトランジスタ(21)のエミッタを電源端
子(3)に接続し、そのコレクタを抵抗器(22)を介
して接地すると共に、抵抗器(23)を介してNPN型
トランジスタ(24)のベースに接続する。In this FIG. 1, (21) indicates a PNP type transistor, the emitter of this transistor (21) is connected to the power supply terminal (3), its collector is grounded via a resistor (22), and the resistor (21) is connected to the power supply terminal (3). (23) to the base of an NPN transistor (24).
このトランジスタ(24)のコレクタを抵抗器(4)を
介して電源端子(3)に接続すると共に、このトランジ
スタ(24)のコレクタを抵抗器(5)を介して、PN
P型トランジスタ(6)のベースに接続し、トランジス
タ(24)のエミッタを逆流防止用のダイオード(25
)を通じて、2個のNPN型トランジスタ(28a)及
び(28b)の夫々のコレクタ及びエミッタを互に接続
して構成したスイッチ素子(28)のトランジスタ(2
8a) 、 (28b)の夫々のベースに接続する。The collector of this transistor (24) is connected to the power supply terminal (3) via a resistor (4), and the collector of this transistor (24) is connected via a resistor (5) to a PN
A diode (25) is connected to the base of the P-type transistor (6), and the emitter of the transistor (24) is connected to the base of the P-type transistor (6).
), the transistor (2
8a) and (28b).
(26)は音声信号の入力端子で、この入力端子(26
)を抵抗器(27)及び(29)の直列回路を介してI
Cの出力端子(31)に接続する。また、この抵抗器(
29)及び出力端子(31)の接続点を信号出力用の抵
抗器(30)を介して接地する。この出力端子(31)
から出力される音声信号を増幅回路(34)を通じてス
ピーカ(35)に供給するようになす。(26) is an input terminal for audio signals;
) through a series circuit of resistors (27) and (29)
Connect to the output terminal (31) of C. Also, this resistor (
29) and the output terminal (31) are grounded via a signal output resistor (30). This output terminal (31)
The audio signal output from the speaker is supplied to the speaker (35) through the amplifier circuit (34).
トランジスタ(21)のベースを抵抗器(20)、抵抗
器(11)及び逆流防止用のダイオード(10)の直流
回路を介して、電源端子(3)に接続し、抵抗器(20
)及び(11)の接続点をICの端子(14)に接続し
、この端子(14)をコンデンサク15)を介して接地
すると共に、その抵抗器(20)及び(11)の接続点
をPNP型トランジスタ(12)のエミッタに接続する
。The base of the transistor (21) is connected to the power supply terminal (3) through a DC circuit including a resistor (20), a resistor (11), and a diode (10) for preventing reverse current.
) and (11) are connected to the terminal (14) of the IC, this terminal (14) is grounded via the capacitor 15), and the connection point of the resistors (20) and (11) is connected to the terminal (14) of the IC. Connect to the emitter of the PNP transistor (12).
トランジスタ(6)のエミッタを電源端子(3)に接続
し、このトランジスタ(6)のコレクタを抵抗器(7)
を介して接地すると共に、このトランジスタ(6)のコ
レクタをPNP型トランジスタ(8)のベースに接続す
る。トランジスタ(8)のエミッタを電源端子(3)に
接続し、このトランジスタ(8)のコレクタを抵抗器(
20)及び(11)の接続点に接続する。また、これら
トランジスタ(6)及び(8)は電源スイッチ(2)の
オン時に大きな電流を回路に流す役割をもつ。The emitter of the transistor (6) is connected to the power supply terminal (3), and the collector of this transistor (6) is connected to the resistor (7).
The collector of this transistor (6) is connected to the base of a PNP transistor (8). The emitter of the transistor (8) is connected to the power supply terminal (3), and the collector of this transistor (8) is connected to the resistor (
Connect to the connection points of 20) and (11). Further, these transistors (6) and (8) have the role of causing a large current to flow through the circuit when the power switch (2) is turned on.
トランジスタ(12)のベースを抵抗器(9)を介して
電源端子(3)に接続し、トランジスタ(12)のコレ
クタを抵抗器(13)を介して接地すると共に、このト
ランジスタ(12)のコレクタを抵抗器(16)を介し
てN P N型トランジスタ(18)のベースに接続す
る。The base of the transistor (12) is connected to the power supply terminal (3) via the resistor (9), and the collector of the transistor (12) is grounded via the resistor (13). is connected to the base of an N P N-type transistor (18) via a resistor (16).
このトランジスタ(18)のコレクタを抵抗器(17)
を介して抵抗器(20)及び(11)の接続点に接続す
ると共に、このトランジスタ(18)のエミッタを逆流
防止用のダイオード(19)を介して、スイッチ素子(
28)の制御電極、即ち、共通に接続されたトランジス
タ(28a)及び(28b)のベースに接続する。この
場合、電源スイッチ(2)のオフ時のミュート時間は、
このコンデンサ(15)、抵抗器(17)及び(13)
の値等により決定される。Connect the collector of this transistor (18) to a resistor (17)
The emitter of this transistor (18) is connected to the switching element (
28), ie the bases of commonly connected transistors (28a) and (28b). In this case, the mute time when the power switch (2) is turned off is
This capacitor (15), resistor (17) and (13)
It is determined by the value etc.
上述のミュート回路(50)において電源スイッチ(2
)がオンされると、直流電源(1)より、電源端子(3
)を通して、ミュート回路(50)に電源が供給され、
ダイオード(10)、抵抗器(11)、ICの端子(1
4)を介してコンデンサ(15)に電流が流れ、コンデ
ンサ(15)が充電される。これと共に、トランジスタ
(8)がオンとなり、コンデンサ(15)の接続端子(
14)を通してコンデンサ(15)に充電がなされる。In the above mute circuit (50), the power switch (2
) is turned on, the power terminal (3) is connected to the DC power supply (1).
), power is supplied to the mute circuit (50),
Diode (10), resistor (11), IC terminal (1)
4), current flows to the capacitor (15), and the capacitor (15) is charged. At the same time, the transistor (8) is turned on, and the connection terminal (
14), the capacitor (15) is charged.
このコンデンサ(15)が充電されている間は、トラン
ジスタ(21)のベース電圧はこのトランジスタ(21
)のエミッタ電圧より低(なるのでこのトランジスタ(
21)がオンとなり、直流電源(1)からの電流がこの
トランジスタ(21)を通じてトランジスタ(24)の
ベースに流れ、トランジスタ(24)がオンとなるので
、直流電源(1)からの電流がこのトランジスタ(24
)及び (25)を通してスイッチ素子(28)の制御
電極に流れてこのスイッチ素子(28)を導通とする。While this capacitor (15) is being charged, the base voltage of the transistor (21) is
) is lower than the emitter voltage of this transistor (
21) is turned on, the current from the DC power supply (1) flows through this transistor (21) to the base of the transistor (24), and the transistor (24) is turned on, so the current from the DC power supply (1) flows through this transistor (21) to the base of the transistor (24). Transistor (24
) and (25) to the control electrode of the switch element (28), making the switch element (28) conductive.
従って、音声信号の入力端子(26)からの信号(ノイ
ズ)が接地側に流され、スピーカ(35)からノイズ音
が放音されないようになされる。そして、コンデンサ(
15)の充電電位が抵抗器(11)及び(20)間の電
位となると、トランジスタ(21)はオフとなり、スイ
ッチ素子(28)もオフとなる。Therefore, the signal (noise) from the audio signal input terminal (26) is routed to the ground side, and noise is prevented from being emitted from the speaker (35). And the capacitor (
When the charging potential of 15) reaches the potential between the resistors (11) and (20), the transistor (21) is turned off and the switching element (28) is also turned off.
上述のミュート回路(50)において、電源スイッチ(
2)がオフされると、トランジスタ(12)のベース電
圧は略接地電位となると共に、トランジスタ(12)の
エミッタにコンデンサ(15)の充電電圧が供給される
ので、このトランジスタ(12)がオンになると共に、
コンデンサ(15)の充電電荷による電流がトランジス
タ(12)及び抵抗器(16)を介してトランジスタ(
18)のベースに流れるので、このトランジスタ(18
)がオンとなり、直流電源(1)からダイオード(10
)及び抵抗器(11)の直流回路、抵抗器(17)、ト
ランジスタ(18)、ダイオード(19)を介してスイ
ッチ素子(28)の制御電極に電流が流れ、このスイッ
チ素子(28)が導通とされ、入力端子(26)からの
信号(ノイズ)が接地側に流されるのでスピーカ(35
)からノイズ音が放音されない。In the above mute circuit (50), the power switch (
2) is turned off, the base voltage of the transistor (12) becomes approximately ground potential, and the charging voltage of the capacitor (15) is supplied to the emitter of the transistor (12), so this transistor (12) is turned on. Along with becoming
A current due to the charge in the capacitor (15) flows through the transistor (12) and the resistor (16).
Since the current flows to the base of this transistor (18),
) turns on, and the diode (10
), the DC circuit of the resistor (11), the resistor (17), the transistor (18), and the diode (19). A current flows to the control electrode of the switch element (28), and this switch element (28) becomes conductive. Since the signal (noise) from the input terminal (26) is sent to the ground side, the speaker (35)
) does not emit noise.
上述の実施例によれば、電源スイッチ(2)がオンされ
たときは、コンデンサ(15)が充電されると共にトラ
ンジスタ(21)がオンとなり、これにより、スイッチ
素子(28)が導通させられ、信号(ノイズ)が放音さ
れないようにすると共に、電源スイッチ(2)がオフさ
れたときは、コンデンサ(15)の充電電荷が放電して
トランジスタフ18)がオンされ、これによりスイッチ
素子(28)が導通させられて信号(ノイズ)が放音さ
れないようにしているので、使用するコンデンサを1つ
にすることができる。According to the above embodiment, when the power switch (2) is turned on, the capacitor (15) is charged and the transistor (21) is turned on, thereby making the switch element (28) conductive. In addition to preventing the signal (noise) from being emitted, when the power switch (2) is turned off, the charge in the capacitor (15) is discharged and the transistor (18) is turned on, thereby turning on the switch element (28). ) is made conductive to prevent the signal (noise) from being emitted, so only one capacitor can be used.
尚、本発明は、上述の実施例に限ることなく、本発明の
要旨を逸脱することなく、その他種々の構成が取り得る
ことは勿論である。It goes without saying that the present invention is not limited to the above-described embodiments, and that various other configurations may be adopted without departing from the gist of the present invention.
[発明の効果]
かかる本発明によれば、使用するコンデンサを1つにす
ることができるようにしたので、IC化した場合に1端
子分を削ることができると共に実装面積を縮小し、回路
をIC化する利点を高めることができる。[Effects of the Invention] According to the present invention, the number of capacitors used can be reduced to one, so when integrated into an IC, one terminal can be removed, the mounting area can be reduced, and the circuit can be simplified. The advantages of IC implementation can be enhanced.
第1図は本発明の一実施例を示す回路図、第2図は従来
例を示す回路図である。
(1)は直流電源、(2)は電源スイ・ノチ、(3)は
電源端子、(12) 、 (18) 、 (21) 、
(24) 、 (28a) 、 (28b)はトラン
ジスタ、(15)はコンデンサ、(4)、 (9L(1
1)、(13)(16) 、 (17) 、 (20)
、 (22) 、 (23)は抵抗器、(10) 、
(19) 。
(25)はダイオード、(28)はスイッチ素子である
。FIG. 1 is a circuit diagram showing an embodiment of the present invention, and FIG. 2 is a circuit diagram showing a conventional example. (1) is a DC power supply, (2) is a power supply switch, (3) is a power supply terminal, (12), (18), (21),
(24), (28a), (28b) are transistors, (15) are capacitors, (4), (9L(1
1), (13) (16), (17), (20)
, (22), (23) are resistors, (10),
(19). (25) is a diode, and (28) is a switch element.
Claims (1)
を介して直流電源の一端に接続し、前記第1のトランジ
スタの他方の被制御電極を第1の抵抗器を介して前記直
流電源の他端に接続すると共に前記第1のトランジスタ
の他方の被制御電極を第2の抵抗器を介して第2のトラ
ンジスタの制御電極に接続し、前記第2のトランジスタ
の一方の被制御電極を第3の抵抗器を介して前記第1の
トランジスタの一方の被制御電極及び前記電源スイッチ
の接続点に接続すると共に前記第2のトランジスタの他
方の被制御電極を逆流防止用の第1のダイオードを介し
て一方の被制御電極が信号線に接続され、他方の被制御
電極が前記直流電源の他端に接続されたスイッチング素
子の制御電極に接続し、前記第1のトランジスタの制御
電極を第4の抵抗器、第5の抵抗器及び逆流防止用の第
2のダイオードの直流回路を介して前記電源スイッチ及
び前記第3の抵抗器の接続点に接続し、前記第4及び第
5の抵抗器の接続点をコンデンサを介して前記直流電源
の他端に接続すると共に前記第4及び第5の抵抗器の接
続点を第3のトランジスタの一方の被制御電極に接続し
前記第3のトランジスタの制御電極を第6の抵抗器を介
して前記電源スイッチ及び第3の抵抗器の接続点に接続
し、前記第3のトランジスタの他方の被制御電極を第7
の抵抗器を介して前記直流電源の他端に接続すると共に
前記第3のトランジスタの他方の被制御電極を第8の抵
抗器を介して第4のトランジスタの制御電極に接続し、
前記第4のトランジスタの一方の被制御電極を第9の抵
抗器を介して前記第4及び第5の抵抗器の接続点に接続
すると共に前記第4のトランジスタの他方の被制御電極
を逆流防止用の第3のダイオードを介して前記スイッチ
ング素子の制御電極に接続したことを特徴とするミュー
ト回路。One controlled electrode of the first transistor is connected to one end of the DC power supply via a power switch, and the other controlled electrode of the first transistor is connected to the other end of the DC power supply via a first resistor. and the other controlled electrode of the first transistor is connected to the control electrode of the second transistor via a second resistor, and the one controlled electrode of the second transistor is connected to the third controlled electrode. One controlled electrode of the first transistor is connected to the connection point of the power switch via a resistor, and the other controlled electrode of the second transistor is connected via a first diode for backflow prevention. One controlled electrode is connected to a signal line, the other controlled electrode is connected to a control electrode of a switching element connected to the other end of the DC power supply, and the control electrode of the first transistor is connected to a fourth resistor. a fifth resistor and a second diode for backflow prevention to a connection point between the power switch and the third resistor, and a connection point between the fourth and fifth resistors. A point connected to the other end of the DC power supply via a capacitor, and a connection point between the fourth and fifth resistors connected to one controlled electrode of the third transistor, and the control electrode of the third transistor is connected to the connection point of the power switch and the third resistor via a sixth resistor, and the other controlled electrode of the third transistor is connected to the seventh
connected to the other end of the DC power supply via a resistor, and the other controlled electrode of the third transistor is connected to the control electrode of the fourth transistor via an eighth resistor;
One controlled electrode of the fourth transistor is connected to the connection point of the fourth and fifth resistors via a ninth resistor, and the other controlled electrode of the fourth transistor is prevented from flowing backward. A mute circuit, characterized in that the mute circuit is connected to a control electrode of the switching element via a third diode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2047440A JPH0814932B2 (en) | 1990-02-28 | 1990-02-28 | Mute circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2047440A JPH0814932B2 (en) | 1990-02-28 | 1990-02-28 | Mute circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03250453A true JPH03250453A (en) | 1991-11-08 |
| JPH0814932B2 JPH0814932B2 (en) | 1996-02-14 |
Family
ID=12775209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2047440A Expired - Fee Related JPH0814932B2 (en) | 1990-02-28 | 1990-02-28 | Mute circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0814932B2 (en) |
-
1990
- 1990-02-28 JP JP2047440A patent/JPH0814932B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0814932B2 (en) | 1996-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63217804A (en) | Shock noise preventing circuit for audio amplifier | |
| CA1085471A (en) | Audio frequency power amplifier | |
| US4636739A (en) | Circuit for reducing the occurrence of spurious signals on an output of an electronic circuit when the circuit power supply is switched on and off | |
| JPH0294918A (en) | Emitter coupled logic circuit | |
| JP3620766B2 (en) | Voltage supply circuit for amplifier | |
| JPS5836537B2 (en) | Noise suppression circuit | |
| JPH09162647A (en) | Audio signal amplifier circuit | |
| JP4104767B2 (en) | Reference voltage circuit | |
| JP2514964B2 (en) | Sample hold circuit | |
| JPS5947396B2 (en) | hold circuit | |
| JPH0134455Y2 (en) | ||
| JPH0671176B2 (en) | Output circuit | |
| JPH0814932B2 (en) | Mute circuit | |
| JP2844796B2 (en) | Amplifier circuit | |
| JPS6017943B2 (en) | Internal combustion engine spark ignition device | |
| JPH0328605Y2 (en) | ||
| JP2752826B2 (en) | CML logic circuit | |
| JPS6327457Y2 (en) | ||
| JPS6127210Y2 (en) | ||
| JPS641783Y2 (en) | ||
| JPH11163648A (en) | Audio mute circuit | |
| JPS6130325Y2 (en) | ||
| JPS5936039Y2 (en) | switching circuit | |
| JPS5925496B2 (en) | Muting circuit in audio equipment | |
| JPS6370717U (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |