JPH0325077B2 - - Google Patents

Description

【発明の詳細な説明】

産業上の利用分野 本発明は、テレビジヨン受像機の選局部などに
利用される信号同調検出回路に関するものであ
る。 従来例の構成とその問題点 電子チユーナーを用いた選局装置で、ある同調
電圧をチユーナーに与えたとき、所望のテレビ信
号に同調しているか否かを検出する必要がある場
合が多い。 この信号同調検出回路には種々の方式がある。
第１図に、従来例の一例を示す。合成映像信号１
から同期信号分離回路２により合成同期分離信号
３が分離される。さらに垂直、水平分離増幅回路
４を経て水平発振回路５、垂直発振回路６によ
り、各々水平発振パルス７、垂直発振パルス８を
得る。これらは、本来、偏向に使用するパルスで
ある。９が同調信号検出部である。 合成同期分離信号３と水平発振パルス７とを、
各々積分回路１０、微分回路１１で処理し、さら
に波形整形回路１２，１３で波形整形をし、両出
力の論理積をゲート１４でとり、さらにその出力
を積分回路１５で積分して、その積分電圧値によ
り同調の判定を行なう。判定結果が、垂直周期の
リツプルの影響を受けぬよう、シユミツト回路１
６を通して同調検出出力信号１７としている。こ
の場合、水平同期信号３がテレビ信号に同調して
いないときには乱れることを検出する。 水平同期信号の部分だけの比較とするために、
水平同期パルス７で水平同期信号３を抜き取る。
しかし、水平同期信号３と水平同期パルス７とで
は、分離回路４、水平発振回路５が存在する分だ
け後者の方が、位相的に遅れてしまう。したがつ
て、その補正のため積分回路１０、微分回路１１
による補正が必要となる不都合がある。特に、集
積回路IC化にあたつて位相補正回路１０，１１、
積分同時定数回路１８は、IC外の部分となり、
部品点数が増加し、又、ICのピン数も増すとい
う不都合が生じる。 発明の目的 本発明は、上記欠点を除去し、部品点数が少な
く、IC化が容易で、しかも同調判定の応答速度
が従来例と同等の特性である信号同調検出回路を
提供することを目的とする。 発明の構成 本発明は、垂直同期分離信号を信号有無検出の
出力に対応して切り換える閾値と比較する入力回
路と、垂直発振パルスを計数し、上記入力回路か
らの信号がある場合はリセツトされる計数回路
と、上記入力回路からの信号によりセツトされ、
上記計数回路の計数値がある値以上になつたとき
リセツトされる信号有無検出出力回路とからなる
テレビ受像機の信号同調検出回路である。 実施例の説明 以下、本発明の一実施例について、第２図を参
照して説明する。 第２図において、第１図と同一の部分は、番号
を第１図中と統一してある。 同期分離信号３は積分回路１８を経て差動アン
プ１９に伝えられる。抵抗２０〜２２及びトラン
ジスタ２３の状態によつて決まる所定の閾値電圧
２４と比較され、トランジスタ３６を介してその
出力２５はクリア端子付きＳ−Ｒフリツプ・フロ
ツプ２６のセツト入力及び、Ｔフリツプ・フロツ
プ２７，２８のクリア端子に供給される。 これらのＴフリツプ・フロツプ２７，２８は２
進計数回路を構成しており、初段２７の入力には
垂直発振パルス８が入力されており、その出力２
９は次段のフリツプ・フロツプ２８の入力に接続
されている。フリツプ・フロツプ２７，２８の出
力２９，３０は、ANDゲート３１で論理積をと
り、その論理積出力３２はフリツプ・フロツプ２
６のクリア端子に入力される。なお、フリツプ・
フロツプ２６のリセツト端子は接地されている。
フリツプ・フロツプ２６の出力１７は同調検出出
力である。また、フリツプ・フロツプ２６の反転
出力３３はトランジスタ２３のベースに供給さ
れ、そのコレクタは抵抗２１と２２の中間に接続
されている。 次表に、フリツプ・フロツプの入出力関係を記
す。

【表】

【表】 次に、入力回路部３７、出力回路部３８、計数
回路部３９のブロツク別に動作を説明する。 まず、入力回路部３７について述べる。同期分
離信号３を積分回路１８にて積分し、トランジス
タ３４のベースには垂直同期信号が入力される。
第３図を参照して、各部の波形を説明する。波形
ａはトランジスタ３４のベースに入力される垂直
同期信号の例である。同期信号は、負極性とす
る。周期は垂直期間Ｖである。 同図中、破線で示したV_Aはトランジスタ３５
のベース電位である。波形ｂは波形ａに対応した
出力２５である。すなわち、トランジスタ３４の
ベース電位がトランジスタ３５のベース電位より
低い期間、トランジスタ３４はオン、トランジス
タ３５はオフ、トランジスタ３６はオフで、入力
回路部３７の出力２５は“Ｈ”となる。 波形ａにおけるV_Aすなわち閾値電圧２４は抵
抗２０〜２２の分割比で定まる。ただし、トラン
ジスタ２３がオンか、オフかで切り換わる。 次に、出力回路部３８について説明する。これ
は、前掲の入出力関係で動作するＳ−Ｒ・F.F.２
６である。 第３図の波形ｃは、初期状態のＳ−Ｒ・F.F.２
６の出力１７が“Ｌ”で、クリア入力３２は
“Ｌ”の場合に、波形ｂがセツト入力端子Ｓに入
力された場合のＳ−Ｒ・F.F.２６の出力１７波形
である。すなわち、セツト入力端子Ｓへの一個目
のパルスの“Ｈ”により、Ｓ−Ｒ・F.F.２６の出
力１７は“Ｌ”から“Ｈ”に変化し、その後、セ
ツト入力２５が“Ｌ”になつても、“Ｈ”になつ
ても、出力１７は“Ｈ”のまま保持される。この
出力１７が“Ｌ”に変化するのは、クリア入力３
２が“Ｈ”になつた場合のみである。 次に、計数回路部３９について、第４図を参照
して説明する。ただし、初期状態において、各
Ｔ・F.F.２７，２８のクリア入力２５は“Ｌ”、
出力２９，３０は“Ｌ”とした。初段のF.F２７
の入力８が波形ｄのような垂直発振パルスとす
る。周期Ｖの入力で、その立ち下がりにおいて、
Ｔ・F.F.２７の出力は変化する。Ｔ・F.F.２７の
出力２９は波形ｅである。さらに、波形ｅを入力
としてＴ・F.F.２８の出力３０は、波形ｆのよう
に変化する、ANDゲート３１にてその論理積を
とつた出力３２は波形ｇで、周期4Vでデユーテ
イ４分の１のパルス波形となる。 ここで全体の動作を説明する。垂直同期信号
（トランジスタ３４のベース入力）が、テレビ電
波をより強い電界で受信するほど、閾値電位２４
（第３図、波形ａ中のV_A）に比較して、より低電
位になるという特性を前提としている。 まず、受信していない状態から、同調へ移行す
る場合の動作を第５図を参照し説明する。波形ｈ
は垂直発振パルス８、波形ｉは入力回路部３７の
出力２５、波形ｊはＴ・F.F.２７の出力２９、波
形ｋはＴ・F.F.２８の出力３０、波形ｌは“Ｌ”
のＣ入力３２、波形ｍは同調検出出力１７に各々
対応する。 時刻t₀以前は信号を受信しておらず、入力回路
部３７の出力２５は“Ｌ”のままである。この間
は、第４図で説明した様に、計数回路部３９によ
り出力回路部３８のＳ−Ｒ・F.F.２６のクリア入
力３２には周期４Ｖ、デユーテイー４分の１のパ
ルスが入力される。このパルスの“Ｈ”の部分で
出力１７は“Ｌ”になり、それが保持されてい
る。これが、波形ｍが時刻t₀まで“Ｌ”である理
由である。 さて、時刻t₀過ぎに受信状態となり、入力回路
部３７の出力２５からパルスが出力され始めたと
する。計数回路部３９のＴ・F.F.２７，２８のク
リア端子Ｃが“Ｈ”になると、出力２９，３０は
共に“Ｌ”となり、Ｓ−Ｒ・F.F.２６のクリア端
子Ｃは“Ｌ”となる。この時、Ｓ−Ｒ・F.F.２６
のセツト入力２５は“Ｈ”であるので、同調検出
出力１７は“Ｌ”から、“Ｈ”に転じる。これが
波形ｍが時刻t₀において、“Ｌ”から“Ｈ”に転
じる理由である。 この後は、第３図で説明したようにクリア端子
３２が“Ｈ”にならない限り、出力１７は“Ｈ”
のままとなる。 クリア端子３２が“Ｈ”になるのはＴ・F.F.２
７，２８の出力２９，３０が共に“Ｈ”の場合で
あるが、第４図からわかるように一度、Ｔ・F.F.
２７，２８の出力２９，３０が共に“Ｌ”となる
と、垂直発振パルス８の立ち下がりが３回ない
と、Ｓ−Ｒ・F.F.２６のクリア端子３２は“Ｈ”
にならない。しかし、受信中であれば、Ｖ周期で
Ｔ・F.F.２７，２８は入力回路部３７の出力２５
によりクリアされるので、入力回路部３７の出力
２５と垂直発振パルス８の波形の位相関係によつ
ては、時刻t₁，t₂の波形ｊのようにＴ・F.F.２７
の出力２９が“Ｈ”になることはあるものの、Ｓ
−Ｒ・F.F.２６のクリア端子３２は“Ｈ”になら
ず、結局、同調検出出力１７は“Ｈ”のままとな
る。これが、波形ｍが時刻t₀以降、ずつと“Ｈ”
である理由である。 続いて、同調状態から非同調状態への移行につ
いて、第６図を参照し説明する。第６図において
第５図と共通の波形名とした。時刻t₃に波形ｉの
ようにt₃以降同調していない。 このとき、時刻t₄の波形ｈの立ち下がりから計
数回路部３９は計数を開始する。 そして、時刻t₅で波形ｌが“Ｈ”になり、Ｓ−
Ｒ・F.F.２６の出力１７は“Ｌ”に転じる。すな
わち、時刻t₅で非同調検出出力状態となる。な
お、時刻t₃からt₅まで3Vの期間があるがこれは、
受信中に若干期間、同期信号が乱れた場合、判定
出力１７が敏感に反応しないようにするという意
味で必要である。 この期間は、計数回路部３９の構成の仕方で可
変できる。 従来例では、第１図の積分時定数回路１８を調
節していた。 以上の動作を安定なものにするため、入力回路
部３７の閾値電位２４、すなわち、トランジスタ
３５のベース電位をＳ−Ｒ・F.F.２６の反転出力
３３により、切り換えている。第７図を参照して
説明する。非同調状態から同調状態に移行する場
合で、垂直同期信号が波形Ａ、閾値電位が波形Ｂ
である。時刻t₅まで閾値電位Ｂは低電位V_Cであ
る。第２図で同調検出出力１７が“Ｌ”、その反
転出力３３が“Ｈ”、トランジスタ２３がオンで、
トランジスタ２４のベース電位がほぼ抵抗２０と
２１の比で決まる場合に対応する。閾値電位が低
いので時刻t₃，t₄では入力回路部３７の出力２５
は“Ｌ”のままである。時刻t₅で初めて閾値電位
と交差し、第５図で説明したように、同調検出出
力１７はすぐ“Ｈ”になる。この時、反転出力３
３は“Ｌ”、トランジスタ２３はオフ、したがつ
て、閾値電圧２４は抵抗２０と抵抗２１，２２の
和との比になり、先の閾値V_Cより高い電位V_Bと
なる。 すなわち一度、同調状態に入ると、若干、垂直
同期信号が乱れても、入力回路部３７の出力２５
からは安定してパルスが出力され、同調状態検出
出力１７は安定である。これは、従来例における
出力段のシユミツト回路（第１図の１６）に相当
する効果を持つ。 どの程度の電界強度から同調と判定するかは、
抵抗２０〜２２で基本的に定まり、積分回路１８
の時定数で微調できる。又、受信中の同期信号の
乱れに対し、どの程度の期間、同調出力を保持す
るかは、計数回路部３９で設定される。非同調状
態から同調状態に移行する応答速度は、積分回路
１８の時定数で定まる。 この時定数を小さくしていくと、応答速度は速
くなる。垂直同期パルスと、垂直同期信号とのパ
ルス幅、位相、周期の相違は、本回路では、問題
とならない為、従来例のような補正回路１０，１
１は不要である。 又、積分回路１８が信号の入力部にあり、従来
の処理途中に積分回路１８がある場合に比して
IC化した場合のICのピンが少なくなる。すなわ
ち、従来例では入力が３と７、積分回路１８、出
力１７の４つ必要であるのに対し、本例では入力
がトランジスタ３４のベース、８垂直発振パルス
のための入力、出力１７の３つと、１ピンを減少
できることとなる。 発明の効果 以上のように、本発明の信号同調検出回路によ
れば、入力信号の自由度が大きく、従来必要であ
つた位相やパルス幅の補正回路が不必要になる。
又、受信中の同期乱れに対する出力保持期間と非
同調状態から同調状態への移行の応答速度とを別
個に設定できるので設定しやすい。さらに、IC
化しやすい構成であるという利点を有する。

【図面の簡単な説明】

第１図は従来例における信号同調検出回路のブ
ロツク図、第２図は本発明の一実施例における信
号同調検出回路の回路図、第３図は第２図におけ
る入力回路部の動作説明のための波形図、第４図
は第２図における計数回路部の動作説明のための
波形図、第５図は非同調状態から同調状態への移
行時の動作波形説明図、第６図は同調状態から非
同調状態への移行時の動作波形説明図、第７図は
入力回路部の閾値の切り換えの動作波形説明図で
ある。 ３……同期分離信号、８……垂直発振パルス、
１７……同調検出出力、１９……差動アンプ、２
３……閾値電圧切換用トランジスタ、２６……ク
リア端子付セツト−リセツトフリツプ・フロツ
プ、２７，２８……クリア端子付Ｔ・フリツプ・
フロツプ、３１……ANDゲート、３７……入力
回路部、３８……出力回路部、３９……計数回路
部。

Claims (1)

1. 【特許請求の範囲】 １ 垂直同期信号を入力とし、この垂直同期信号
   と基準電圧とを電圧比較し、その比較結果に応じ
   たパルス信号を出力する入力回路と、 垂直発振パルスを入力とし、かつ前記入力回路
   の出力信号をクリア端子入力とする複数個のフリ
   ツプフロツプが直列接続されて構成された計数回
   路と、 前記入力回路の出力信号を入力信号とし、前記
   計数回路の出力信号をクリア端子への入力信号と
   し、リセツト端子が接地されたセツト−リセツト
   フリツプフロツプから構成された出力回路とを備
   え、 前記出力回路の出力信号を同調状態あるいは非
   同調状態を示す出力信号とするとともに、 この出力回路の出力信号にもとづいて前記入力
   回路の比較用基準電圧を切換えるように構成した
   信号同調検出回路。