JPH03250815A - A/d converter - Google Patents
A/d converterInfo
- Publication number
- JPH03250815A JPH03250815A JP4579090A JP4579090A JPH03250815A JP H03250815 A JPH03250815 A JP H03250815A JP 4579090 A JP4579090 A JP 4579090A JP 4579090 A JP4579090 A JP 4579090A JP H03250815 A JPH03250815 A JP H03250815A
- Authority
- JP
- Japan
- Prior art keywords
- level
- signal
- resistor
- analog signal
- conversion circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 18
- 230000001747 exhibiting effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は、ヒステリシス特性を有するA/Dコンバー
タに関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an A/D converter having hysteresis characteristics.
[従来の技術]
周知のように、アナログ信号のレベルを複数ビットのデ
ジタル信号に変換するものとしてA/Dコンバータがあ
る。これは複数の値のアナログ信号レベル毎に信号変換
回路を設け、その信号変換回路に並列にアナログ信号を
供給するものである。[Prior Art] As is well known, there is an A/D converter that converts the level of an analog signal into a multi-bit digital signal. In this method, a signal conversion circuit is provided for each analog signal level of a plurality of values, and analog signals are supplied to the signal conversion circuit in parallel.
このようにすると、第5図に示すように、供給されたア
ナログ信号のレベル以下の信号変換回路から出力信号が
得られるので、アナログ信号が複数ビットのデジタル信
号に変換される。例えば第5図はアナログ信号のレベル
を5ビツトのデジタル信号で表すものであるが、記号A
で表すレベルのアナログ信号に対してはビットbo、b
l、b2が「0」レベル、ビットb3.b4が「1」レ
ベルとなる。この場合、デジタル信号のビット数が多い
程、アナログ信号を精度良くデジタル信号に変換するこ
とができ、またレベル範囲の境界を明確にするためその
境界部分での弁別特性を急便にしている。すなわち、あ
る境界レベルを越えれば直ちに「0」レベルのデジタル
信号を出力し、ある境界レベルより下がれば今まで「0
」レベルであったデジタル信号を「1」レベルとなるよ
うにしていた。In this way, as shown in FIG. 5, an output signal is obtained from the signal conversion circuit whose level is lower than that of the supplied analog signal, so that the analog signal is converted into a multi-bit digital signal. For example, in Figure 5, the level of an analog signal is expressed as a 5-bit digital signal, and the symbol A
For an analog signal with a level represented by , bits bo, b
l, b2 are at "0" level, bit b3. b4 becomes the "1" level. In this case, the greater the number of bits in the digital signal, the more accurately the analog signal can be converted into a digital signal, and in order to make the boundaries of the level range clearer, the discrimination characteristics at the boundaries are made more convenient. In other words, if it exceeds a certain boundary level, it will immediately output a "0" level digital signal, and if it falls below a certain boundary level, it will output a "0" level digital signal.
'' level, the digital signal was set to ``1'' level.
[発明が解決しようとする課題]
しかしながらこのような従来の装置は前述したように正
確さを要求しているため、アナログ信号のあるレベルを
境にデジタル信号のレベルが「1」か「0」かに変化す
るようになっているが、このようにするとノイズあるい
はアナログ信号レベルのドリフト等の外乱によって出力
レベルが変動するので、ファジィ・コント−ローラ用の
A/Dコンバータとして用いるには適当ではなかった。[Problems to be Solved by the Invention] However, since such conventional devices require accuracy as described above, the level of the digital signal may be "1" or "0" after a certain level of the analog signal. However, this method causes the output level to fluctuate due to disturbances such as noise or analog signal level drift, so it is not suitable for use as an A/D converter for fuzzy controllers. There wasn't.
[課題を解決するための手段]
このような課題を解決するためにこの発明は、A/Dコ
ンバータのレベル変換回路に正帰還を施し、ヒステリシ
ス特性を持たせたものである。[Means for Solving the Problems] In order to solve these problems, the present invention applies positive feedback to the level conversion circuit of the A/D converter to give it hysteresis characteristics.
[作用コ
レベル変換回路に正帰還特性があるために、識別レベル
の境界付近でアナログ信号が外乱によって変動してもそ
の変動が吸収される。[Since the active level conversion circuit has a positive feedback characteristic, even if the analog signal fluctuates due to disturbance near the boundary of the discrimination level, the fluctuation is absorbed.
[実施例]
第1図はこの発明の一実施例を示す回路図である0図に
おいて1はアナログ信号入力端子、2□〜25は予め決
められた複数種類のアナログ信号レベルのそれぞれに対
応して設けられた信号変換回路であり、各回路はトラン
ジスタQ1〜Q5、抵抗R1〜R4、ダイオードDlデ
ジタル信号出力端子Tから構成されている。そのうち各
回路の抵抗R2は全回路にわたって直列に接続され、そ
の直列回路の一端は電源電圧供給端子3から電源電圧が
供給され、他端は抵抗Rを介して接地されている。[Embodiment] FIG. 1 is a circuit diagram showing an embodiment of the present invention. In FIG. Each circuit is comprised of transistors Q1 to Q5, resistors R1 to R4, a diode Dl, and a digital signal output terminal T. The resistors R2 of each circuit are connected in series across all the circuits, one end of the series circuit is supplied with power supply voltage from the power supply voltage supply terminal 3, and the other end is grounded via the resistor R.
このように構成された装置は各信号変換回路の抵抗R2
が直列に接続され、それが抵抗Rを介して接地されてい
るので、抵抗R2の低電位側はその回路に対応した電圧
となり、この電圧が抵抗R3を介してトランジスタQ2
のベースに基準電圧として供給されている。このため、
アナログ信号入力端子1にアナログ信号が供給されると
そのアナログ信号のレベルが各信号変換回路でその回路
に供給されている基準電圧と比較される。各信号変換回
路に供給されている基準電圧が前述した、予め決められ
た複数種類のアナログ信号レベルに相当する。The device configured in this way has a resistor R2 of each signal conversion circuit.
are connected in series and grounded through the resistor R, so the low potential side of the resistor R2 becomes a voltage corresponding to the circuit, and this voltage is applied to the transistor Q2 through the resistor R3.
is supplied as a reference voltage to the base of For this reason,
When an analog signal is supplied to the analog signal input terminal 1, the level of the analog signal is compared in each signal conversion circuit with a reference voltage supplied to that circuit. The reference voltages supplied to each signal conversion circuit correspond to the plurality of predetermined analog signal levels described above.
先ず、アナログ入力信号が供給されていない場合はトラ
ンジスタQ1がオン、トランジスタQ2゜Q3がオフと
なり、rH,レベルの信号がデジタル信号出力端子Tか
ら出力されている。そしてアナログ信号が供給され、そ
のレベルが基準電圧よりも大きい回路についてはトラン
ジスタQ−tがオフとなるため、トランジスタQ2 、
Qsがオンとなり、出力信号がr)(Jレベルから「L
」レベルに転する。したがってアナログ信号のレベルに
対応するデジタル信号が出力されることになる。なお、
この出力を負論理と見れば、rH,出力は論理「0」に
「L」出力は論理「1」に対応する。First, when no analog input signal is supplied, the transistor Q1 is turned on, the transistors Q2 and Q3 are turned off, and a signal at rH level is output from the digital signal output terminal T. Then, for circuits to which an analog signal is supplied and whose level is higher than the reference voltage, transistor Qt is turned off, so transistors Q2,
Qs turns on and the output signal changes from r)(J level to “L”
” level. Therefore, a digital signal corresponding to the level of the analog signal is output. In addition,
If this output is viewed as negative logic, the rH output corresponds to logic "0" and the "L" output corresponds to logic "1".
一方、トランジスタQsの出力信号は抵抗R3゜R,、
D、を介してトランジスタQ2のベースに供給されてい
る。そしてこのループは正帰還ループになっており、そ
の帰還量は各変換回路がヒステリシス特性を呈するよう
に設定されている。第2図はこの回路の特性であり、ア
ナログ入力レベルがあるレベルを越えるとデジタル信号
はレベル変化を発生するが、外乱等でアナログ入力レベ
ルがそのレベルよりも多少低くなってもヒステリシス特
性があるためデジタル信号のレベル変化は発生ぜず、ヒ
ステリシス特性によって決まる値よりもアナログ入力レ
ベルが低くなった時点でデジタル出力レベルが変化する
。したがって、入力レベルが多少変動しても出力レベル
は安定している。On the other hand, the output signal of the transistor Qs is the resistance R3゜R,,
D, and is supplied to the base of transistor Q2. This loop is a positive feedback loop, and the amount of feedback is set so that each conversion circuit exhibits hysteresis characteristics. Figure 2 shows the characteristics of this circuit. When the analog input level exceeds a certain level, the digital signal will change in level, but even if the analog input level becomes slightly lower than that level due to disturbance etc., there is a hysteresis characteristic. Therefore, no change in the level of the digital signal occurs, and the digital output level changes when the analog input level becomes lower than the value determined by the hysteresis characteristic. Therefore, even if the input level fluctuates somewhat, the output level remains stable.
なお、各信号変換回路において点線で囲った部分は正帰
還ループである。また、第1図のように回路内に正帰還
ループを設ける代わりに、第3図のように外部にD/A
コンバータ10とアナログ演算器11で構成した正帰還
ループを設けても良い。Note that in each signal conversion circuit, the portion surrounded by a dotted line is a positive feedback loop. Also, instead of providing a positive feedback loop in the circuit as shown in Fig. 1, an external D/A loop is provided as shown in Fig. 3.
A positive feedback loop composed of the converter 10 and the analog computing unit 11 may be provided.
この回路では第4図の点線で示すような比較電圧入力が
供給され実線で示す出力が得られるとともに内で正帰還
なしでヒステリシス特性を生じ得る。In this circuit, a comparison voltage input as shown by the dotted line in FIG. 4 is supplied, and an output shown by the solid line is obtained, and a hysteresis characteristic can be generated without positive feedback.
このようにすればA/Dコンバータ自体の回路変更が不
要なのでモジュールやICをそのまま利用できる。In this way, there is no need to change the circuit of the A/D converter itself, so the module or IC can be used as is.
[発明の効果]
以上説明したようにこの発明はアナログ信号をデジタル
信号に変換する信号変換回路に正帰還を施してヒステリ
シス特性を持たせたので、外乱によるアナログ信号のレ
ベル変化があっても安定した出力を確保できるという効
果を有する。[Effects of the Invention] As explained above, the present invention provides positive feedback to the signal conversion circuit that converts analog signals into digital signals to provide hysteresis characteristics, so that it is stable even when the level of the analog signal changes due to disturbance. This has the effect of ensuring a high output.
第1図はこの発明の一実施例を示す回路図、第2図はそ
の特性を示すグラフ、第3図は他の実施例を示すブロッ
ク図、第4図は第3図の特性を示すグラフ、第5図は従
来装置の特性を示すグラフである。
1・・・・アナログ信号入力端子、21〜25・・−・
信号変換回路、3・・・・電源電圧供給端子、R,R1
−R4・・・・抵抗、Q1〜Q3・・・・トランジスタ
、Dl ・・・−ダイオード、T・・・・デジタル信号
出力端子。Fig. 1 is a circuit diagram showing one embodiment of the present invention, Fig. 2 is a graph showing its characteristics, Fig. 3 is a block diagram showing another embodiment, and Fig. 4 is a graph showing the characteristics of Fig. 3. , FIG. 5 is a graph showing the characteristics of the conventional device. 1...Analog signal input terminal, 21-25...
Signal conversion circuit, 3... Power supply voltage supply terminal, R, R1
-R4...Resistor, Q1-Q3...Transistor, Dl...-Diode, T...Digital signal output terminal.
Claims (1)
れに対応して設けられた信号変換回路を有するA/Dコ
ンバータにおいて、 各信号変換回路はヒステリシス特性を呈する状態まで正
帰還を施したことを特徴とするA/Dコンバータ。[Claims] In an A/D converter having signal conversion circuits provided corresponding to each of a plurality of predetermined analog signal levels, each signal conversion circuit performs positive feedback to a state exhibiting hysteresis characteristics. An A/D converter characterized by being subjected to.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4579090A JPH03250815A (en) | 1990-02-28 | 1990-02-28 | A/d converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4579090A JPH03250815A (en) | 1990-02-28 | 1990-02-28 | A/d converter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03250815A true JPH03250815A (en) | 1991-11-08 |
Family
ID=12729075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4579090A Pending JPH03250815A (en) | 1990-02-28 | 1990-02-28 | A/d converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03250815A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04170226A (en) * | 1990-11-02 | 1992-06-17 | Nec Ic Microcomput Syst Ltd | A/d converter |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5186957A (en) * | 1975-01-29 | 1976-07-30 | Japan Broadcasting Corp | HEIRETSUFUGO KAKAIRO |
| JPS5475213A (en) * | 1977-11-29 | 1979-06-15 | Toshiba Corp | Analogue input signal digital converter |
| JPS59226514A (en) * | 1983-06-08 | 1984-12-19 | Sony Corp | A-d converter |
| JPS61169027A (en) * | 1985-01-21 | 1986-07-30 | Mitsubishi Electric Corp | Digital hysteresis circuit |
| JPH01278127A (en) * | 1988-04-29 | 1989-11-08 | Nec Corp | Parallel analog/digital converting circuit |
-
1990
- 1990-02-28 JP JP4579090A patent/JPH03250815A/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5186957A (en) * | 1975-01-29 | 1976-07-30 | Japan Broadcasting Corp | HEIRETSUFUGO KAKAIRO |
| JPS5475213A (en) * | 1977-11-29 | 1979-06-15 | Toshiba Corp | Analogue input signal digital converter |
| JPS59226514A (en) * | 1983-06-08 | 1984-12-19 | Sony Corp | A-d converter |
| JPS61169027A (en) * | 1985-01-21 | 1986-07-30 | Mitsubishi Electric Corp | Digital hysteresis circuit |
| JPH01278127A (en) * | 1988-04-29 | 1989-11-08 | Nec Corp | Parallel analog/digital converting circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04170226A (en) * | 1990-11-02 | 1992-06-17 | Nec Ic Microcomput Syst Ltd | A/d converter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05217370A (en) | Internal step-down power source circuit | |
| US5530395A (en) | Supply voltage level control using reference voltage generator and comparator circuits | |
| JPH03250815A (en) | A/d converter | |
| US6175267B1 (en) | Current compensating bias generator and method therefor | |
| JP2007517298A (en) | Voltage control system | |
| JPH0583007B2 (en) | ||
| KR100246329B1 (en) | Internal voltage generating circuit | |
| JPS5923625A (en) | Signal processing circuit | |
| JPH0735786A (en) | Voltage drop detector | |
| JP3269184B2 (en) | Switch signal input circuit | |
| JPH0358614A (en) | Semiconductor device | |
| KR930008110Y1 (en) | Microcomputer runaway reset device | |
| JPH03258025A (en) | Semiconductor integrated circuit | |
| JPH0717012Y2 (en) | Reference potential conversion circuit | |
| JP2546812Y2 (en) | Power supply circuit | |
| JPH0250523A (en) | A/D conversion circuit | |
| KR0170715B1 (en) | Constant voltage circuit | |
| JPS589303Y2 (en) | digital input circuit | |
| JP2932501B2 (en) | Semiconductor integrated circuit device | |
| JPH07105333A (en) | Ic card | |
| JPH05129524A (en) | Semiconductor device | |
| JPH07128085A (en) | Control circuit | |
| JPH0356015B2 (en) | ||
| JPH01158816A (en) | R-s flip-flop circuit with priority | |
| JPH04363709A (en) | Reference electric potential generating circuit |