JPH03250815A - Ａ／ｄコンバータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、ヒステリシス特性を有するＡ／Ｄコンバー
タに関するものである。

［従来の技術］ 周知のように、アナログ信号のレベルを複数ビットのデ
ジタル信号に変換するものとしてＡ／Ｄコンバータがあ
る。これは複数の値のアナログ信号レベル毎に信号変換
回路を設け、その信号変換回路に並列にアナログ信号を
供給するものである。

このようにすると、第５図に示すように、供給されたア
ナログ信号のレベル以下の信号変換回路から出力信号が
得られるので、アナログ信号が複数ビットのデジタル信
号に変換される。例えば第５図はアナログ信号のレベル
を５ビツトのデジタル信号で表すものであるが、記号Ａ
で表すレベルのアナログ信号に対してはビットｂｏ、ｂ
ｌ、ｂ２が「０」レベル、ビットｂ３．ｂ４が「１」レ
ベルとなる。この場合、デジタル信号のビット数が多い
程、アナログ信号を精度良くデジタル信号に変換するこ
とができ、またレベル範囲の境界を明確にするためその
境界部分での弁別特性を急便にしている。すなわち、あ
る境界レベルを越えれば直ちに「０」レベルのデジタル
信号を出力し、ある境界レベルより下がれば今まで「０
」レベルであったデジタル信号を「１」レベルとなるよ
うにしていた。

［発明が解決しようとする課題］ しかしながらこのような従来の装置は前述したように正
確さを要求しているため、アナログ信号のあるレベルを
境にデジタル信号のレベルが「１」か「０」かに変化す
るようになっているが、このようにするとノイズあるい
はアナログ信号レベルのドリフト等の外乱によって出力
レベルが変動するので、ファジィ・コント−ローラ用の
Ａ／Ｄコンバータとして用いるには適当ではなかった。

［課題を解決するための手段］ このような課題を解決するためにこの発明は、Ａ／Ｄコ
ンバータのレベル変換回路に正帰還を施し、ヒステリシ
ス特性を持たせたものである。

［作用コ レベル変換回路に正帰還特性があるために、識別レベル
の境界付近でアナログ信号が外乱によって変動してもそ
の変動が吸収される。

［実施例］ 第１図はこの発明の一実施例を示す回路図である０図に
おいて１はアナログ信号入力端子、２□〜２５は予め決
められた複数種類のアナログ信号レベルのそれぞれに対
応して設けられた信号変換回路であり、各回路はトラン
ジスタＱ１〜Ｑ５、抵抗Ｒ１〜Ｒ４、ダイオードＤｌデ
ジタル信号出力端子Ｔから構成されている。そのうち各
回路の抵抗Ｒ２は全回路にわたって直列に接続され、そ
の直列回路の一端は電源電圧供給端子３から電源電圧が
供給され、他端は抵抗Ｒを介して接地されている。

このように構成された装置は各信号変換回路の抵抗Ｒ２
が直列に接続され、それが抵抗Ｒを介して接地されてい
るので、抵抗Ｒ２の低電位側はその回路に対応した電圧
となり、この電圧が抵抗Ｒ３を介してトランジスタＱ２
のベースに基準電圧として供給されている。このため、
アナログ信号入力端子１にアナログ信号が供給されると
そのアナログ信号のレベルが各信号変換回路でその回路
に供給されている基準電圧と比較される。各信号変換回
路に供給されている基準電圧が前述した、予め決められ
た複数種類のアナログ信号レベルに相当する。

先ず、アナログ入力信号が供給されていない場合はトラ
ンジスタＱ１がオン、トランジスタＱ２゜Ｑ３がオフと
なり、ｒＨ，レベルの信号がデジタル信号出力端子Ｔか
ら出力されている。そしてアナログ信号が供給され、そ
のレベルが基準電圧よりも大きい回路についてはトラン
ジスタＱ−ｔがオフとなるため、トランジスタＱ２　、
Ｑｓがオンとなり、出力信号がｒ）（Ｊレベルから「Ｌ
」レベルに転する。したがってアナログ信号のレベルに
対応するデジタル信号が出力されることになる。なお、
この出力を負論理と見れば、ｒＨ，出力は論理「０」に
「Ｌ」出力は論理「１」に対応する。

一方、トランジスタＱｓの出力信号は抵抗Ｒ３゜Ｒ，、
Ｄ、を介してトランジスタＱ２のベースに供給されてい
る。そしてこのループは正帰還ループになっており、そ
の帰還量は各変換回路がヒステリシス特性を呈するよう
に設定されている。第２図はこの回路の特性であり、ア
ナログ入力レベルがあるレベルを越えるとデジタル信号
はレベル変化を発生するが、外乱等でアナログ入力レベ
ルがそのレベルよりも多少低くなってもヒステリシス特
性があるためデジタル信号のレベル変化は発生ぜず、ヒ
ステリシス特性によって決まる値よりもアナログ入力レ
ベルが低くなった時点でデジタル出力レベルが変化する
。したがって、入力レベルが多少変動しても出力レベル
は安定している。

なお、各信号変換回路において点線で囲った部分は正帰
還ループである。また、第１図のように回路内に正帰還
ループを設ける代わりに、第３図のように外部にＤ／Ａ
コンバータ１０とアナログ演算器１１で構成した正帰還
ループを設けても良い。

この回路では第４図の点線で示すような比較電圧入力が
供給され実線で示す出力が得られるとともに内で正帰還
なしでヒステリシス特性を生じ得る。

このようにすればＡ／Ｄコンバータ自体の回路変更が不
要なのでモジュールやＩＣをそのまま利用できる。

［発明の効果］ 以上説明したようにこの発明はアナログ信号をデジタル
信号に変換する信号変換回路に正帰還を施してヒステリ
シス特性を持たせたので、外乱によるアナログ信号のレ
ベル変化があっても安定した出力を確保できるという効
果を有する。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路図、第２図はそ
の特性を示すグラフ、第３図は他の実施例を示すブロッ
ク図、第４図は第３図の特性を示すグラフ、第５図は従
来装置の特性を示すグラフである。 １・・・・アナログ信号入力端子、２１〜２５・・−・
信号変換回路、３・・・・電源電圧供給端子、Ｒ，Ｒ１
−Ｒ４・・・・抵抗、Ｑ１〜Ｑ３・・・・トランジスタ
、Ｄｌ　・・・−ダイオード、Ｔ・・・・デジタル信号
出力端子。

Claims (1)

1. 【特許請求の範囲】 予め決められた複数の値のアナログ信号レベルのそれぞ
   れに対応して設けられた信号変換回路を有するＡ／Ｄコ
   ンバータにおいて、 各信号変換回路はヒステリシス特性を呈する状態まで正
   帰還を施したことを特徴とするＡ／Ｄコンバータ。