JPH03252829A - 仮想計算機のテスト方式 - Google Patents
仮想計算機のテスト方式Info
- Publication number
- JPH03252829A JPH03252829A JP5198890A JP5198890A JPH03252829A JP H03252829 A JPH03252829 A JP H03252829A JP 5198890 A JP5198890 A JP 5198890A JP 5198890 A JP5198890 A JP 5198890A JP H03252829 A JPH03252829 A JP H03252829A
- Authority
- JP
- Japan
- Prior art keywords
- monitor
- space
- test
- instruction
- propriety
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明ば〜仮想計Xllのテストを行うテスト方式に関
するものである。
するものである。
3、発明の詳細な説明
〔I!要〕
〔従来の技術と発明が解決しようとする4町従来、仮想
計算機システムの診断(テスト)は、仮想計3EIlの
機構に対応した試験プログラムを細別に作威してテスト
を行ったり、命令、割込みをシュミレートする機構を有
するVMモニタ配下で試験プログラムを走行させてテス
トを行ったりしていた。前者は、仮想計算機機構のアー
キテクチャの変更、追加の毎に試験プログラムを作威し
なければならないと共に、大規模な装置構成下における
システム試験を複数VM空はで行うことが困難となって
しまうという8B!がある。後者は、VMモニタ偲で積
極的に論理矛盾チェックを行っていなく、結果的にVM
室空間で動作している試験プログラムがエラーを検出す
る必要があり−エラー原因がハードウェア倒に存在する
か、VMモニタ信に存在するかの原因追求が困難である
というE題があった。
計算機システムの診断(テスト)は、仮想計3EIlの
機構に対応した試験プログラムを細別に作威してテスト
を行ったり、命令、割込みをシュミレートする機構を有
するVMモニタ配下で試験プログラムを走行させてテス
トを行ったりしていた。前者は、仮想計算機機構のアー
キテクチャの変更、追加の毎に試験プログラムを作威し
なければならないと共に、大規模な装置構成下における
システム試験を複数VM空はで行うことが困難となって
しまうという8B!がある。後者は、VMモニタ偲で積
極的に論理矛盾チェックを行っていなく、結果的にVM
室空間で動作している試験プログラムがエラーを検出す
る必要があり−エラー原因がハードウェア倒に存在する
か、VMモニタ信に存在するかの原因追求が困難である
というE題があった。
本発明ば一仮想計量a+システムのVM空間上で試験プ
ログラムを実行しながら仮想計xvava構のハードウ
ェアの正量性をall!しつつテストを行うことを5的
としている。
ログラムを実行しながら仮想計xvava構のハードウ
ェアの正量性をall!しつつテストを行うことを5的
としている。
第1図は、本発明の原理構成図を示す。
第1回において、VM空同8は、試験プログラムをロー
ドして試験を行なう空間(ゲスト空間)である。
ドして試験を行なう空間(ゲスト空間)である。
VMモニタ7ば、VM空間3から割込みによって通知さ
れたときに、割込みの正当性をチェックして正量のとき
に命令をシミユレートしたりなどするものである。
れたときに、割込みの正当性をチェックして正量のとき
に命令をシミユレートしたりなどするものである。
自己#ll’aグラム7−2は、VMモニタ7あるいは
複写したVM空mB内で処理の正当性を確認するプログ
ラムである。
複写したVM空mB内で処理の正当性を確認するプログ
ラムである。
本発明は、第り図に示すように、VM空間8に試験プロ
グラムをロードして実行中に直接実行し得ない命令に遭
遇などしたときにVMモニタ7に割込みによって通知し
、この通知を受けたVMモニタ7が割込みの正当性をチ
ェックして正)のときに命令をシミュレートすると共に
、当[VMモニタ7内の自己診断プログラム7−2をV
Mv閲8に複写して5該VMモニタ7の処理の正量性を
確認しつつ、テストを行うようにしている。
グラムをロードして実行中に直接実行し得ない命令に遭
遇などしたときにVMモニタ7に割込みによって通知し
、この通知を受けたVMモニタ7が割込みの正当性をチ
ェックして正)のときに命令をシミュレートすると共に
、当[VMモニタ7内の自己診断プログラム7−2をV
Mv閲8に複写して5該VMモニタ7の処理の正量性を
確認しつつ、テストを行うようにしている。
従って、仮想計算機システムのVM空rRa上で試験プ
ログラムを実行しながら仮想計算ms構のハードウェア
の正量性を確認しつつテストを行うことが可能となる。
ログラムを実行しながら仮想計算ms構のハードウェア
の正量性を確認しつつテストを行うことが可能となる。
〔実*fl1
次に、第1図から第3図を用いて本発明の1実施例の構
成および動作を順次詳細に説明する。
成および動作を順次詳細に説明する。
第1図において、中央処理讐tlば、主に!憶装f4上
にロードしたプログラムに従って各種処理を行うもので
ある。
にロードしたプログラムに従って各種処理を行うもので
ある。
仮想計)Ealll構2は、仮想計Xll11システム
を構成するための機構である。
を構成するための機構である。
メモリIll1mf3は、中央処理装置lからのアクセ
ス要求を受は付け、主起憶装f4をアクセスするもので
ある。
ス要求を受は付け、主起憶装f4をアクセスするもので
ある。
主記憶装置4は、VMモニタ(ykスト空間)7、VM
!fm(ゲスト空間)8を設けるための記憶装置である
。
!fm(ゲスト空間)8を設けるための記憶装置である
。
チ中ネル装置5は、入出力vt置6と、メモリ製m装置
3との間のデータ転送を行うものである。
3との間のデータ転送を行うものである。
入出力W置6は、磁気テープv装置、フtr、ビイディ
スク装置、ハードディスク装置などの入出力装置である
。
スク装置、ハードディスク装置などの入出力装置である
。
VMモニタ(未スト空間)7は、VM空間8から割込み
によって通知されたときの割込みの正当性などのチェッ
クを行う診断部7−1、自己診断を行う自己診断プログ
ラム7−2などから構成されるものである。
によって通知されたときの割込みの正当性などのチェッ
クを行う診断部7−1、自己診断を行う自己診断プログ
ラム7−2などから構成されるものである。
VM空1m(ゲスト空E)8は、仮想空間であって、V
M!fffl(t>ないしVM室空間fl)から構成さ
れている。
M!fffl(t>ないしVM室空間fl)から構成さ
れている。
第1図構成の動作を説明する。
(1)VMモニタ7がVM′!!!閲(1)ないしVM
空閲(ロ)をW設し、入出力装置6から試験プログラム
をチャネル装W5、メモリigm装W3を介して主起を
装置4上のiaiVM空[8(VM室空間1)ナイしV
M空間(ω〉にロードする。そして、VM空E8にロー
ドした試験プログラムを起動して実行させる。
空閲(ロ)をW設し、入出力装置6から試験プログラム
をチャネル装W5、メモリigm装W3を介して主起を
装置4上のiaiVM空[8(VM室空間1)ナイしV
M空間(ω〉にロードする。そして、VM空E8にロー
ドした試験プログラムを起動して実行させる。
(2) VM空間8上で試験プログラムを実行し、直接
実行できない命令に遭遇したときなどに、割込みによっ
て7Mモニタ7に道!(依I!りする。
実行できない命令に遭遇したときなどに、割込みによっ
て7Mモニタ7に道!(依I!りする。
((8)7Mモニタ7の診断部7−1が、通知を受けた
割込みなどの走者性のチェックを行い、正量なときにそ
の命令をシミュレートさせる。
割込みなどの走者性のチェックを行い、正量なときにそ
の命令をシミュレートさせる。
(4) VMモニタ7内の自己診断プログラム7−2を
VM空間8に複写して実行し、7Mモニタ7による処理
の正当性をml!する。
VM空間8に複写して実行し、7Mモニタ7による処理
の正当性をml!する。
以上の処理によって、VM空間8上で試験プログラムを
実行してテストを行いつつ、仮想計算微機構のハードウ
ェアと7Mモニタ7のいずれに障害原因があるかの11
認を行うことが再認となる。
実行してテストを行いつつ、仮想計算微機構のハードウ
ェアと7Mモニタ7のいずれに障害原因があるかの11
認を行うことが再認となる。
次に、第2v!J本発明の1実施例構成図の動作をfs
S図70−チャートに示す順番に従い、詳縞に説明する
。
S図70−チャートに示す順番に従い、詳縞に説明する
。
第3図にきいて、■ば〜VMの起動を行う、これは、第
2図VMモニタ7がVM空間(1)上にロードされてい
る試験プログラムを起動する。
2図VMモニタ7がVM空間(1)上にロードされてい
る試験プログラムを起動する。
@は、試験プログラムの実行を行う。
@は、VMでの![接実行ができない命令の発行を行う
、これは、VMvg(1)上の試験プログラムが量mV
M空間上で直接実行できない命令を発行する。これに対
応して、割込みによって7Mモニタ7にこの命令の実行
を依頼する。
、これは、VMvg(1)上の試験プログラムが量mV
M空間上で直接実行できない命令を発行する。これに対
応して、割込みによって7Mモニタ7にこの命令の実行
を依頼する。
[相]は、7Mモニタ7が割り込まれたときの命令コー
ドを取り出す。
ドを取り出す。
[相]は、命令コードを調べる。
@ば、■で調べた結果が無条件割込み命令の場合に、■
で命令をシミュレートする。
で命令をシミュレートする。
@は、■で調べた結果が割込み指定付き命令の場合、更
に、[株]で7Mモニタ7に対する割込み指定が行われ
ていたと判明したとき(@のYESのときで正当なとき
)には[株]で命令をシミュレートし、一方、[相]で
7Mモニタ7に対する割込み指定が行われていないと判
明したとき(0(2)Noのときでエラーのとき)にば
@でハードウェアエラーとし、オペレータに通知する。
に、[株]で7Mモニタ7に対する割込み指定が行われ
ていたと判明したとき(@のYESのときで正当なとき
)には[株]で命令をシミュレートし、一方、[相]で
7Mモニタ7に対する割込み指定が行われていないと判
明したとき(0(2)Noのときでエラーのとき)にば
@でハードウェアエラーとし、オペレータに通知する。
@は、VMのディスパッチを行う。
[相]は、[株]で制御の渡されたVM空間8が命令の
実行結果のW1認を行う、この際、7Mモニタ7の自己
診断プログラム7−2をVM空百8に複写して実行し、
7Mモニタ7への割込みが行われる命令や、割込みにつ
いての試験を行う、これにより、7Mモニタ7における
シミュレー)th作が正常に行われたことを1!認する
ことが回置となる。このように、7Mモニタ7を使用す
ることにより、エラー発生した場合にその原因が仮想計
算W*構のハードウェアにあるか、7Mモニタ7にある
かをすぐ知ることができる。
実行結果のW1認を行う、この際、7Mモニタ7の自己
診断プログラム7−2をVM空百8に複写して実行し、
7Mモニタ7への割込みが行われる命令や、割込みにつ
いての試験を行う、これにより、7Mモニタ7における
シミュレー)th作が正常に行われたことを1!認する
ことが回置となる。このように、7Mモニタ7を使用す
ることにより、エラー発生した場合にその原因が仮想計
算W*構のハードウェアにあるか、7Mモニタ7にある
かをすぐ知ることができる。
〔発明の効果J
以上説明したように、本発明によれば、仮想計XIlシ
ステムのVM′!!2B上の試験プログラムを実行して
テストを行い)つ、1該VM空間8から劃り込まれた7
Mモニタ7で命令、割込みなどの正当性をチェックして
シミュレートすると共に5該VM空間8に自己診断プロ
グラムを複写して7Mモニタ7の処理の正当性を確認す
る構成を採用しているため、仮想計算機構のハードウェ
アの正当性を確認しつつ仮想計IImのテストをVM空
簡上で行うことができる。これにより、障害発生時に八
−Fウェアと7Mモニタ7のいずれに障害原因があるか
を容易に切り分けることができる。
ステムのVM′!!2B上の試験プログラムを実行して
テストを行い)つ、1該VM空間8から劃り込まれた7
Mモニタ7で命令、割込みなどの正当性をチェックして
シミュレートすると共に5該VM空間8に自己診断プロ
グラムを複写して7Mモニタ7の処理の正当性を確認す
る構成を採用しているため、仮想計算機構のハードウェ
アの正当性を確認しつつ仮想計IImのテストをVM空
簡上で行うことができる。これにより、障害発生時に八
−Fウェアと7Mモニタ7のいずれに障害原因があるか
を容易に切り分けることができる。
第1図は本発明の原理構成図、第2図は本発明の1実施
例構威図、第3図は本発明の動作説明フローチャートを
示す。 図中、1は中央処理装置、2は仮想計算am構、4は主
記憶装置、7はVMモニタ(ホスト空間)、7−1は診
断部、7−2は自己診断プログラム、8はVM空閲(ゲ
スト空間)を表す。 特許出社穴 富士道株式会社
例構威図、第3図は本発明の動作説明フローチャートを
示す。 図中、1は中央処理装置、2は仮想計算am構、4は主
記憶装置、7はVMモニタ(ホスト空間)、7−1は診
断部、7−2は自己診断プログラム、8はVM空閲(ゲ
スト空間)を表す。 特許出社穴 富士道株式会社
Claims (1)
- 仮想計算機のテストを行うテスト方式において、VM空
間(8)に試験プログラムをロードして実行中に直接実
行し得ない命令に遭遇などしたときにVMモニタ(7)
に割込みによって通知し、この通知を受けたVMモニタ
(7)が割込みの正当性をチェックして正当のときに命
令をシミュレートすると共に、当該VMモニタ(7)内
の自己診断プログラム(7−2)をVM空間(8)に複
写して当該VMモニタ(7)の処理の正当性を確認しつ
つ、テストを行うように構成したことを特徴とする仮想
計算機のテスト方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5198890A JPH03252829A (ja) | 1990-03-02 | 1990-03-02 | 仮想計算機のテスト方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5198890A JPH03252829A (ja) | 1990-03-02 | 1990-03-02 | 仮想計算機のテスト方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03252829A true JPH03252829A (ja) | 1991-11-12 |
Family
ID=12902234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5198890A Pending JPH03252829A (ja) | 1990-03-02 | 1990-03-02 | 仮想計算機のテスト方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03252829A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013030976A1 (ja) * | 2011-08-31 | 2013-03-07 | 富士通株式会社 | 情報処理装置及び方法、プログラム |
-
1990
- 1990-03-02 JP JP5198890A patent/JPH03252829A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013030976A1 (ja) * | 2011-08-31 | 2013-03-07 | 富士通株式会社 | 情報処理装置及び方法、プログラム |
| JPWO2013030976A1 (ja) * | 2011-08-31 | 2015-03-23 | 富士通株式会社 | 情報処理装置及び方法、プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Denning | Fault tolerant operating systems | |
| EP0532744B1 (en) | Improved software debugging system and method especially adapted for code debugging within a multi-architecture environment | |
| US5680584A (en) | Simulator system for code execution and debugging within a multi-architecture environment | |
| US12001328B2 (en) | Controlled input/output in progress state during testcase processing | |
| US8261251B2 (en) | Modification of array access checking in AIX | |
| KR920003044B1 (ko) | 가상 머신 시스템용의 게스트 머신 실행 제어 시스템 | |
| EP0654737B1 (en) | Method and apparatus for controlling command retry | |
| JPH03252829A (ja) | 仮想計算機のテスト方式 | |
| KR101109984B1 (ko) | 에뮬레이팅된 처리 환경에서 실행을 용이하게 하는 방법, 시스템 및 컴퓨터 판독가능 매체 | |
| JP2581714B2 (ja) | システムジェネレーション確認試験方式 | |
| JP3073848B2 (ja) | データ処理装置の試験方法 | |
| JPH06208480A (ja) | システムプログラムシミュレーション方式 | |
| JPS59178542A (ja) | 情報処理装置 | |
| Clement et al. | 1a processor: Control, administrative, and utility software | |
| JPS6146535A (ja) | 擬似エラ−設定制御方式 | |
| JPH0336633A (ja) | 仮想計算機の割り込み直接実行方式 | |
| JPH04160660A (ja) | チャネル試験方式 | |
| JPS63111547A (ja) | メモリ制御方式 | |
| JPS59718A (ja) | 仮想計算機システムにおけるオペレ−シヨン自動化方式 | |
| JPS59229658A (ja) | 情報処理装置 | |
| JPS6167146A (ja) | 擬似障害発生方式 | |
| JPS60175154A (ja) | 命令置換方式 | |
| JPH0296845A (ja) | 仮想計算機の論理シミュレーション処理方式 | |
| JPS6149244A (ja) | 情報処理装置 | |
| JPS60116047A (ja) | デ−タ処理装置の試験方式 |