JPH04160660A - チャネル試験方式 - Google Patents

チャネル試験方式

Info

Publication number
JPH04160660A
JPH04160660A JP2288000A JP28800090A JPH04160660A JP H04160660 A JPH04160660 A JP H04160660A JP 2288000 A JP2288000 A JP 2288000A JP 28800090 A JP28800090 A JP 28800090A JP H04160660 A JPH04160660 A JP H04160660A
Authority
JP
Japan
Prior art keywords
execution
information
expected value
instruction
executing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2288000A
Other languages
English (en)
Inventor
Jun Tanaka
田中 旬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2288000A priority Critical patent/JPH04160660A/ja
Publication of JPH04160660A publication Critical patent/JPH04160660A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [概要] 電子計算機システムのチャネル試験に関し。
試験プログラムの期待値を人手によらずに作成し実行結
果の判断を自動的に行うことができるチャネル試験方式
を提供することを目的とし。
入出力装置を被試験装置として設定した入出力命令を実
行する試験実行部に、該命令実行の前後における各部の
状態情報を保存する状態情報取り出し手段と、該命令実
行後の割り込み発生時に割込み情報を保存する割込み手
段とを備え、情報保存部に上記の各状態情報と割込み情
報を保存し。
実行結果判定部は、前記情報保存部の入出力命令実行前
の状態情報に基づきシミュレーション結果の動作結果テ
ーブルを参照して入出力命令実行後の期待値を作成する
期待値作成手段と、該期待値と情報保存部の実行後の情
報を照合する判定手段とを備えるよう構成する。
[産業上の利用分野] 本発明は電子計算機システムのチャネル試験方式に関す
る。
電子計算機システムのチャネル装置は、多数の入出力装
置と中央処理装置(CPU)または主記憶装置との間に
設けられてデータの転送制御を行っており、計算機シス
テムの信頼性を維持する上でチャネル装置が正常に動作
することが求められている。そのため、チャフル装置が
正常であるか否かを調べるためにチャネル試験プログラ
ムにより試験が行われている。
このチャ2ル試験プログラムを作成するにはハードウェ
アの知識が必要とされプログラム開発が容易でない。
[従来の技術] 第5図は電子計算機システムの構成例を示す。
図において、50はCPU、51は主記憶装置。
52はメモリ制御装置、53はチャネル装置、54−1
〜54−6は多数の入出力装置(磁気テープ装置MT、
磁気ディスク装置DS等の外部記憶装置を含む)、55
はサーヒスプロセソサ、56は操作卓、57はディスク
装置、58はサービスプロセッサ用のメモリを表す。
上記のような構成において、従来のチャネル試験は、操
作卓56のキーボードによる手操作により時間をかけて
簡単な試験を行うか、試験プログラムにより自動的に行
うかの何れかが用いられていた。
試験プログラムにより行う場合、操作卓56の操作によ
り試験プログラムをディスク装置57から取り出しサー
ビスプロセンザ55からメモリ制御装置52を介して主
記憶装置51にローディングして、その試験プログラム
がCPU50において実行される。
試験プログラムでは、チャネル装置53に対してプログ
ラムにより指定された特定の入出力装置(これを被試験
装置という)54−1に対して入出力命令(10命令)
を発行させ2それに対して被試験装置54−1から実行
結果が得られる。なお、被疑試験装置54−1は、予め
正常な動作が保証された装置を用いる。これにより、チ
ャネル装置53が正常か、異常(障害)かを判断する。
この正常か、異常かを判断するには、試験プログラムを
作成する時に、各入出力装置に対して種々の入出力命令
を与えた時に、それぞれの場合にチャネル1装置53に
おける各レジスタ等の状態がどのような動作結果であれ
ば正常であるかについて、試験プログラムの作成者が予
め結果を予測して作成し、プログラム中に用意しておく
[発明が解決しようとする課題] 上記した従来の方式によれば、チャネル試験を行うため
の試験プログラムを作成する場合、プログラム作成者は
入出力命令を実行した時にハードウェアがどのように動
作してどのような状態になるか予測して、正常ならどの
回路がどのような値(期待値)を持つか判断しなければ
ならない。
このように期待値の作成には、ハードウェアの知識が必
要であり、試験プログラム開発の妨げになっていた。
本発明は試験プログラムの期待値を人手によらずに作成
して実行結果の判断を自動的に行うことができるチャネ
ル試験方式を提供することを目的とする。
[課題を解決するだめの手段コ 第1図は本発明の原理的構成図である。
第1図において、1は試験実行部、10は初期化手段、
11.13は状態情報取り出し手段、12は入出力命令
実行手段、14は割込み手段、2は情報保存部、3は実
行結果判定部、30は期待値作成手段、31はシミュレ
ーションにより作成された動作結果テーブル、32は判
定手段である。
本発明は入出力命令の実行環境をさまざまに変化させる
部分だけを作成し、実行結果の判定を自動的に行うもの
である。
[作用] 試験実行部1では、初期化手段10において被6一 試験装置(入出力装置)を初期化設定し、続いて状態情
報取り出し手段11において、命令実行前のチャネルの
各部の状態情報20を取り出して情報保存部2のエリア
20に保存する。この後入出力命令実行手段12により
入出力命令を実行し。
その直後に状態情報取り出し手段13が起動してチャネ
ル各部の情報(実行直後の状態情報)を取り出して情報
保存部2の領域21に保存する。
この後入出力命令実行後に発生ずる割り込みが。
割り込み手段14で発生すると1割り込み処理として割
り込み発生時の情報(割込み要因)を情報保存部2の領
域22に保存した上で決められた割り込み動作を行い、
続いて試験実行部の後処理を行って終了する。
実行結果判定部3は、上記の試験実行部1の試験動作と
同時または後で動作する。この実行結果判定部3には、
動作結果テーブル31が設けられ。
その中には予めシミュレーションにより、各入出力命令
に対応して各変化要因(チャネル装置内の各レジスタ)
が、命令実行前後及び実行後の割り込みでどのような値
であるかが予め格納されている。
期待値作成手段30は、上記情報保存部2に格納した入
出力命令発行直前の情報20を取り出して、状態情報を
元に動作結果テーブル31の各要因を参照して正常であ
る場合の各要因の入出力命令実行結果及び割り込み発生
の原因の期待値を発生する。
期待値作成手段30で得た期待値は判定手段32に供給
される。判定手段32は、情報保存部2内の入出力命令
発行直後の情報(実行結果の情報)21及び割り込み発
生時の情報(割込み要因)22が1期待値により示す正
常の範囲内か否かを判断し、正常または異常(障害)の
判断結果を出力する。
[実施例] 第2図は実施例の処理フロー、第3図は動作結果テーブ
ルの構成図、第4図は期待値作成の具体例である。
第2図において、試験が開始すると最初に、被試験装置
初期化プログラムによりチャネル装置に初期設定が行わ
れる(第2図の200)。この初期設定が行われた状態
で、5VC(スーパーバイザコール)命令が発生してチ
ャネル装置の各部の状態が主記憶装置(第5図の51)
の試験用エリアに格納されて、同時に予めシミュレーシ
ョンにより作成された動作結果テーブル(第3図に詳細
を説明)を参照して、当該入出力命令実行結果の期待値
の作成が実行される(第2図210)。
次に試験プログラムによる入出力命令が実行され(同2
20)、続いてSVC命令による。入出力命令実行結果
(チャネル装置の各部の状りりを取り出して、その状態
を上記のステップ210で作成した期待値と比較して、
正常か異常かの判定を行う(同230)。
SVC命令が終了すると、チャネル装置の動作が続けら
れ、入出力命令を実行した状態となり。
実行終了による割り込み待ちとなる(同240)。
終了により入出力割込み処理が開始すると(同250)
9割込みの正当性の確認が行われる。この場合1割り込
み原因を表すコンデイションレジスタの状態が予め上記
のステップ210において作成された期待値と一致して
いるか否かを判定することにより正当性を確ir、する
(同260)。
次いで、この劃込み情報の保存を行って処理を終了する
(同270,280)。
なお参考までに、従来の方式では、入出力割り込み待ち
の状態の後3人手により期待値を作成して実行結果の確
認を行って終了する構成を取る。
第3図は動作結果テーブルの例を示す。
この動作結果チーフルは、シミュレーションにより正常
な動作を行って得られた結果を用いて作成され、入出力
命令によって変化する要因(各種のコード、割込み発生
等)別に作成される。この例では、コンデイションコー
ド(CC)、 チャネルステータスワード(C3W)、
割込み発生等の各要因が動作結果テーブル1.動作結果
テーブル2、動作結果テーブル3・・・、動作結果テー
ブルnとして設けられる。
動作結果テーブルi (cc)の例により説明すルト1
図ノ■はチャネル接続状態、■はチャネル未接続状態(
この状態でチャネル試験を実行することによりエラー原
因がチャネルにあるがそれ以外であるかを検出できる)
の場合を表す。 また。
(1)は5IO(スタートIO)命令の場合、(2)は
S[OF (スタート■0ファストリリース)命令であ
る場合を表す。そして、■と(1)の場合、すなわちチ
ャネル接続状態でSrO命令の場合、cc(コンデイシ
ョンコード)レジスタが「A」の内容となることを指示
している。この「A」の内容は、CCが“′0°゛にな
り1次にC3wテーブル(動作結果テーブル2)を参照
することを指示している。
このような動作結果テーブルを参照して期待値を作成す
る場合、テーブル別に作成し1期待値には次のテーブル
を参照するか否かの情報も含まれる。従って、変化要因
がなくなるまで順次テーブルを参照することにより期待
値が作成される。
次に、第4図にテーブルを用いた期待値作成の具体例を
示す。これはスタートサブチャネル(SS CH:5t
art 5ubchannel)命令における例であり
上記第3図とは異なる動作モードにおける例を示すもの
である。
動作結果テーブルとして、5SCH命令を実行した時の
チャネル装置のGR1(General Regist
er 1)、 P S W(Program 5tat
us Word) 、  CR(Control Re
gister)の組み合わせが使用されている。
図において1列(縦)方向には、pswとCRの各状態
の組み合わせにより動作状態(■〜■で示す)を表し1
行(横)方向には、GRIの状態による動作状態(■、
■で示す)を表し1列と行が交わる欄に、正常な動作結
果(!tll待値)や次のテーブルを参照するか否かを
表す情報(■〜[相]で示す)が格納されている。
例えば9列方向の■はPSWの旧t1がOの場合を示し
1行方向の■はGRIのBit Oから15の内容が1
6進数で0001の場合を表し、■と■が交わる欄(両
条件が成立した場合)には、■の動作状態が発生するこ
とが示され、その内容が期待値となる。
−11= この場合、プログラム割込みが発生せず(No PRG
−TNT) 、 002C番地、 008C番地、 0
096番地、0098番地の各内容が変化しないことを
期待値とし、更に次のテーブルXに進むというデータ(
、NEWT−“°X”)が格納されている。
また、■はps−の旧t1が1で、 CR9のBitl
が0の場合を示し、この時は行方向の各状態3例えば上
記■の条件と合った場合は1図に矢印で示すように左側
の欄と同様の結果となることを期待値とする。従って、
■と■が交差する欄は、上記の■と■が交差する欄と同
じ期待値(プログラム割込みが発生せず(NOPRG−
INT) 、 002C番地、 008C番地、 00
96番地、 0098番地の各内容が変化しないこと)
となる。
このように、動作結果テーブルを用いて期待値を作成す
れば、上記第2図に示す処理フローに従って実際の値と
期待値を比較してチャネルエラーの検出を行うことがで
きる。
[発明の効果コ 本発明によればチャネル試験のプログラムの開発におい
て実行結果の期待値を人間が作成する必要がなく、短時
間に誤りの少ないチャネル試験プログラムを作成するこ
とができる。
【図面の簡単な説明】
第1図は本発明の原理的構成図、第2図は実施例の処理
フロー、第3図は動作結果テーブルの構成図、第4図は
期待値作成の具体例、第5図は電子計算機システムの構
成例である。 第1図中。 1:試験実行部 10:初期化手段 11.13:状態情報取り出し手段 12:入出力命令実行手段 14:割込み手段 2;情報保存部 3:実行結果判定部 30:期待値作成手段 31:動作結果テーブル 32:判定手段

Claims (1)

  1. 【特許請求の範囲】 電子計算機システムのチャネル試験において、入出力装
    置を被試験装置として設定した入出力命令を実行する試
    験実行部に、該命令実行の前後における各部の状態情報
    を保存する状態情報取り出し手段と、該命令実行後の割
    り込み発生時に割込み情報を保存する割込み手段とを備
    え、 情報保存部に上記の各状態情報と割込み情報を保存し、 実行結果判定部は、前記情報保存部の入出力命令実行前
    の状態情報に基づきシミュレーション結果の動作結果テ
    ーブルを参照して入出力命令実行後の期待値を作成する
    期待値作成手段と、該期待値と情報保存部の実行後の情
    報を照合する判定手段とを備えることを特徴とするチャ
    ネル試験方式。
JP2288000A 1990-10-25 1990-10-25 チャネル試験方式 Pending JPH04160660A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2288000A JPH04160660A (ja) 1990-10-25 1990-10-25 チャネル試験方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2288000A JPH04160660A (ja) 1990-10-25 1990-10-25 チャネル試験方式

Publications (1)

Publication Number Publication Date
JPH04160660A true JPH04160660A (ja) 1992-06-03

Family

ID=17724509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2288000A Pending JPH04160660A (ja) 1990-10-25 1990-10-25 チャネル試験方式

Country Status (1)

Country Link
JP (1) JPH04160660A (ja)

Similar Documents

Publication Publication Date Title
US7908518B2 (en) Method, system and computer program product for failure analysis implementing automated comparison of multiple reference models
US20120331449A1 (en) Device, method and computer program product for evaluating a debugger script
US8972784B2 (en) Method and device for testing a system comprising at least a plurality of software units that can be executed simultaneously
TW200415461A (en) Program debugging method
JPH02294739A (ja) 障害検出方式
JPH04160660A (ja) チャネル試験方式
CN105700976A (zh) 一种软磁盘阵列系统异常处理机制检测方法和装置
CN105930260A (zh) 一种系统可用性测试方法及装置
JP2002229811A (ja) 論理分割システムの制御方法
JP3334174B2 (ja) 障害処理検証装置
JPH0214734B2 (ja)
CN116312737A (zh) 磁盘故障的测试方法、装置、电子设备及存储介质
JPS6146535A (ja) 擬似エラ−設定制御方式
JPH03252829A (ja) 仮想計算機のテスト方式
JPH0520115A (ja) 情報処理装置の擬似障害試験方式
CN117389863A (zh) Ecc故障策略的自检方法、系统、介质及电子设备
JP2829045B2 (ja) 周辺装置構成情報識別方法
JPH01163839A (ja) Cpuの試験プログラム実行方法
JPH04344938A (ja) 割込発生回路
JPS5968034A (ja) マイクロコンピユ−タ開発装置用入出力ポ−トシミユレ−タ
JPS6214240A (ja) プログラム検査方式
JPH0253143A (ja) 擬似障害発生システム
JPS61101845A (ja) 情報処理装置の試験方式
JPH01134539A (ja) マイクロプログラムトレース方式
JPS60116047A (ja) デ−タ処理装置の試験方式