JPH03252953A - キャプスタン位相制御回路 - Google Patents
キャプスタン位相制御回路Info
- Publication number
- JPH03252953A JPH03252953A JP2048706A JP4870690A JPH03252953A JP H03252953 A JPH03252953 A JP H03252953A JP 2048706 A JP2048706 A JP 2048706A JP 4870690 A JP4870690 A JP 4870690A JP H03252953 A JPH03252953 A JP H03252953A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- asb
- mode
- circuit
- rec
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、アセンブルモードを備えた磁気記録再生装置
に使用されるキャプスタン位相制御回路に関するもので
ある。
に使用されるキャプスタン位相制御回路に関するもので
ある。
［従来の技術］
磁気記録再生装置であるビデオテープレコーダ（ＶＴＲ
）は、キャプスタンの回転を通してテープを走行させる
ようになっている。この際、テープに記録された情報信
号の記録帯であるビデオトラックは、幅が非常に狭く且
つ幅方向に形成されているため、ヘッド走査と一致させ
ることが困難なものになっている。そこで、通常のＶＴ
Ｒには、上記のキャプスタンの回転を制御してトラッキ
ング制御を可能にするキャプスタン位相制御回路が設け
られている。
）は、キャプスタンの回転を通してテープを走行させる
ようになっている。この際、テープに記録された情報信
号の記録帯であるビデオトラックは、幅が非常に狭く且
つ幅方向に形成されているため、ヘッド走査と一致させ
ることが困難なものになっている。そこで、通常のＶＴ
Ｒには、上記のキャプスタンの回転を制御してトラッキ
ング制御を可能にするキャプスタン位相制御回路が設け
られている。
また、最近のＶＴＲには、例えばつなぎ撮り等の編集機
能を持たせて付加価値を高めたものもあり、このつなぎ
操りを行う場合には、テープ走行の停止時でも記録（Ｒ
ＥＣ）時と同様にキャプスタン位相を制御するアセンブ
ル（ＡＳＢ）モードを備えたキャプスタン位相制御回路
が採用されている。
能を持たせて付加価値を高めたものもあり、このつなぎ
操りを行う場合には、テープ走行の停止時でも記録（Ｒ
ＥＣ）時と同様にキャプスタン位相を制御するアセンブ
ル（ＡＳＢ）モードを備えたキャプスタン位相制御回路
が採用されている。
従来、上記のキャプスタン位相制御回路は、第４図に示
すように、テープからの再生コントロール信号（再生Ｃ
ＴＬ−Ｐ）をキャプスタン位相系のサンプリングパルス
とするＣＴＬ−Ｐ分周カウンタ回路４５を有したＡＳＢ
用信号回路４０と、キャプスタンに設けられた周波数ゼ
ネレータからのＣ−ＦＣ信号を分周したＣ−ＰＣ，信号
をキャプスタン位相系のサンプリングパルスとする記録
用信号回路４１と、上記のＡＳＢ用信号回路４０および
記録用信号回路４１をＡＳＢモード時とＲＥＣモード時
とで切り換える切換スイッチャ４３と、この切換スイッ
チャ４３を介して入力された出力信号をサンプリングパ
ルスとし、このサンプリングパルスに基づいてキャプス
タン位相を制御する位相制御回路４４とからなっている
。
すように、テープからの再生コントロール信号（再生Ｃ
ＴＬ−Ｐ）をキャプスタン位相系のサンプリングパルス
とするＣＴＬ−Ｐ分周カウンタ回路４５を有したＡＳＢ
用信号回路４０と、キャプスタンに設けられた周波数ゼ
ネレータからのＣ−ＦＣ信号を分周したＣ−ＰＣ，信号
をキャプスタン位相系のサンプリングパルスとする記録
用信号回路４１と、上記のＡＳＢ用信号回路４０および
記録用信号回路４１をＡＳＢモード時とＲＥＣモード時
とで切り換える切換スイッチャ４３と、この切換スイッ
チャ４３を介して入力された出力信号をサンプリングパ
ルスとし、このサンプリングパルスに基づいてキャプス
タン位相を制御する位相制御回路４４とからなっている
。
これにより、上記のキャプスタン位相制御回路を備えた
ＶＴＲ等の磁気記録再生装置は、Ａ３８時の再生ＣＴＬ
−ＰとＲＥＣモード時のＣ−ＰＣ信号とを切り換えてキ
ャプスタン位相の制御を常時行うことで、つなぎ撮りが
行えるようになっている。
ＶＴＲ等の磁気記録再生装置は、Ａ３８時の再生ＣＴＬ
−ＰとＲＥＣモード時のＣ−ＰＣ信号とを切り換えてキ
ャプスタン位相の制御を常時行うことで、つなぎ撮りが
行えるようになっている。
（発明が解決しようとする課題〕
しかしながら、上記従来のキャプスタン位相制御回路で
は、ＡＳＢモードからＲＰＣモードに切り換える際のキ
ャプスタン位相の制御が不充分であるという問題を有し
ている。
は、ＡＳＢモードからＲＰＣモードに切り換える際のキ
ャプスタン位相の制御が不充分であるという問題を有し
ている。
即ち、ＡＳＢモード時は、記録用信号回路４１の再生Ｃ
ＴＬ−Ｐである出力信号をキャプスタン位相系のサンプ
リングパルスとして使用し、ＲＥＣモード時は、記録用
信号回路４１のＣ−ＦＣ信号である出力信号をキャプス
タン位相系のサンプリングパルスとして使用している。
ＴＬ−Ｐである出力信号をキャプスタン位相系のサンプ
リングパルスとして使用し、ＲＥＣモード時は、記録用
信号回路４１のＣ−ＦＣ信号である出力信号をキャプス
タン位相系のサンプリングパルスとして使用している。
この際、上記のＣ−ＰＣ信号は、（、−ＰＣ分周カウン
タ４６が再生ＣＴＬ−Ｐの人力によりリセットされた後
、第５図および第６図に示すように、次のＣ−ＰＣ信号
の立ち上がりエツジでカウントを開始することにより形
成されるようになっている。
タ４６が再生ＣＴＬ−Ｐの人力によりリセットされた後
、第５図および第６図に示すように、次のＣ−ＰＣ信号
の立ち上がりエツジでカウントを開始することにより形
成されるようになっている。
従って、Ｃ−ＰＣ信号の位相は、再生ＣＴＬ−Ｐの位相
よりも、Ｃ−ＦＣ信号が最大１周期分ずれた遅延時間ｔ
を有することになる。そして、この遅延時間ｔは、ＡＳ
ＢモードからＲＥＣモードに切り換えた際に、位相制御
回路４４に位相遅れと判断させることになり、この位相
遅れを補正するようにキャプスタンの回転を早める方向
へ制御させることになる。これにより、ＡＳＢＳ−モー
ド中レースされている映像部分と新規に記録される映像
部分との間では、映像信号内の水平同期信号（Ｈ−３Ｙ
ＮＣ）の並びにズレを生しさせることになり、モニタ上
でスキュー歪みを生しさせることになっている。
よりも、Ｃ−ＦＣ信号が最大１周期分ずれた遅延時間ｔ
を有することになる。そして、この遅延時間ｔは、ＡＳ
ＢモードからＲＥＣモードに切り換えた際に、位相制御
回路４４に位相遅れと判断させることになり、この位相
遅れを補正するようにキャプスタンの回転を早める方向
へ制御させることになる。これにより、ＡＳＢＳ−モー
ド中レースされている映像部分と新規に記録される映像
部分との間では、映像信号内の水平同期信号（Ｈ−３Ｙ
ＮＣ）の並びにズレを生しさせることになり、モニタ上
でスキュー歪みを生しさせることになっている。
このように、従来のキャプスタン位相制御回路は、ＡＳ
ＢモードからＲＥＣモードに切り換える際に生しる位相
差である遅延時間ｔの発生でキャプスタン位相の制御が
不充分になっている。従って、本発明においては、ＡＳ
ＢモードからＲＥＣモードに切り換える際に生しる位相
差を補正することでキャプスタン位相の制御を安定化し
、スキュー歪みを防止することができるキャプスタン位
相制御回路を提供することを目的としている。
ＢモードからＲＥＣモードに切り換える際に生しる位相
差である遅延時間ｔの発生でキャプスタン位相の制御が
不充分になっている。従って、本発明においては、ＡＳ
ＢモードからＲＥＣモードに切り換える際に生しる位相
差を補正することでキャプスタン位相の制御を安定化し
、スキュー歪みを防止することができるキャプスタン位
相制御回路を提供することを目的としている。
［課題を解決するための手段］
本発明に係るキャプスタン位相制御回路は、上記課題を
解決するために、テープからの再生コントロール信号（
再生ＣＴＬ−Ｐ）を基にしたＡＳＢ出力信号を出力する
ＡＳＢ用信号手段と、キャプスタンに設けられた周波数
ゼネレータからのＣＦＧ信号を分周したＲＰＣ出力信号
を出力する記録用信号手段と、上記ＡＳＢ出力信号およ
びＲＥＣ出力信号をＡＳＢモード時とＲＥＣモード時と
で切り換える切換手段と、上記切換手段を介して入力さ
れたＡＳＢ出力信号およびＲＥＣ出力信号をサンプリン
グパルスとするサンプリングパルス発生手段と、一定の
時間間隔で比較信号を出力する比較信号発生手段と、上
記サンプリングパルスが比較信号の基準位置となるよう
にキャプスタン位相を制御するＣ−ＡＰＣカウンタ回路
およびＣ−ＡＰＣ誤差検出回路からなる制御手段とを有
したキャプスタン位相制御回路において、上記比較信号
発生手段には、ＡＳＢモードからＲＥＣモードに切り換
わる際に、ＡＳＢ出力信号とＲＥＣ出力信号との位相差
を比較信号の出力時期の変更で補正する補正手段が接続
されていることを特徴としている。
解決するために、テープからの再生コントロール信号（
再生ＣＴＬ−Ｐ）を基にしたＡＳＢ出力信号を出力する
ＡＳＢ用信号手段と、キャプスタンに設けられた周波数
ゼネレータからのＣＦＧ信号を分周したＲＰＣ出力信号
を出力する記録用信号手段と、上記ＡＳＢ出力信号およ
びＲＥＣ出力信号をＡＳＢモード時とＲＥＣモード時と
で切り換える切換手段と、上記切換手段を介して入力さ
れたＡＳＢ出力信号およびＲＥＣ出力信号をサンプリン
グパルスとするサンプリングパルス発生手段と、一定の
時間間隔で比較信号を出力する比較信号発生手段と、上
記サンプリングパルスが比較信号の基準位置となるよう
にキャプスタン位相を制御するＣ−ＡＰＣカウンタ回路
およびＣ−ＡＰＣ誤差検出回路からなる制御手段とを有
したキャプスタン位相制御回路において、上記比較信号
発生手段には、ＡＳＢモードからＲＥＣモードに切り換
わる際に、ＡＳＢ出力信号とＲＥＣ出力信号との位相差
を比較信号の出力時期の変更で補正する補正手段が接続
されていることを特徴としている。
上記の構成によれば、キャプスタン位相は、ＡＳＢ用信
号手段から出力されるＡＳＢ出力信号と記録用信号手段
から出力されるＲＥＣ出力信号とで形成されるサンプリ
ングパルスを比較信号の基準位置となるように制御する
ことで制御される。
号手段から出力されるＡＳＢ出力信号と記録用信号手段
から出力されるＲＥＣ出力信号とで形成されるサンプリ
ングパルスを比較信号の基準位置となるように制御する
ことで制御される。
この際、上記の比較信号は、比較信号発生手段から一定
の時間間隔で出力されており、出力時期が一定となって
いるが、この出力時期は、ＡＳＢモードからＲＥＣモー
ドに切り換わる際に、補正手段で変更されることになる
。そして、この出力時期の変更は、ＡＳＢ用信号手段か
ら出力されるＡＳＢ出力信号と記録用信号手段から出力
されるＲＥＣ出力信号との位相差を補正することを可能
にし、上記の岡山力信号で発生されるサンプリングパル
スは、常に比較信号の基準位置に一致することになる。
の時間間隔で出力されており、出力時期が一定となって
いるが、この出力時期は、ＡＳＢモードからＲＥＣモー
ドに切り換わる際に、補正手段で変更されることになる
。そして、この出力時期の変更は、ＡＳＢ用信号手段か
ら出力されるＡＳＢ出力信号と記録用信号手段から出力
されるＲＥＣ出力信号との位相差を補正することを可能
にし、上記の岡山力信号で発生されるサンプリングパル
スは、常に比較信号の基準位置に一致することになる。
これにより、キャプスタン位相制御回路は、ＡＳＢモー
ドからＲＥＣモードに切り換わる際のキャプスタン位相
の乱れを防止することが可能になり、ひいてはスキュー
歪みを防止することが可能になる。
ドからＲＥＣモードに切り換わる際のキャプスタン位相
の乱れを防止することが可能になり、ひいてはスキュー
歪みを防止することが可能になる。
本発明の一実施例を第１図ないし第３図に基づいて説明
すれば、以下の通りである。
すれば、以下の通りである。
本実施例に係るキャプスタン位相制御回路は、第１図に
示すように、テープからの再生コントロール信号（再生
ＣＴＬ−Ｐ）を基にしてＡＳＢ出力信号を出力するＡＳ
Ｂ用信号手段であるＡＳＢ用信号回路１と、キャプスタ
ンに設けられた周波数ゼネレータからのＣ−ＦＧ倍信号
分周してＲＥＣ出力信号を出力する記録用信号手段であ
る記録用信号回路２とを有している。
示すように、テープからの再生コントロール信号（再生
ＣＴＬ−Ｐ）を基にしてＡＳＢ出力信号を出力するＡＳ
Ｂ用信号手段であるＡＳＢ用信号回路１と、キャプスタ
ンに設けられた周波数ゼネレータからのＣ−ＦＧ倍信号
分周してＲＥＣ出力信号を出力する記録用信号手段であ
る記録用信号回路２とを有している。
上記のＡＳＢ用信号回路１は、再生ＣＴＬ−Ｐが入力さ
れる入力端子６に接続されており、この入力端子６は、
ＡＳＢ用信号回路１内において２分岐されて、一方がイ
ンバータ８を介して切換スイッチャ７の一方の端子７ａ
に接続されており、他方が切換スイッチャ７の他方の端
子７ｂに接続されている。これにより、切換スイッチャ
７の共通端子７Ｃには、逆再生時の再生ＣＴＬ−Ｐが共
通端子７ｃと端子７ａとを接続状態にすることで入力さ
れるようになっている一方、正再生時の再生ＣＴＬ−Ｐ
が共通端子７ｃと端子７ｂとを接続状態にすることで入
力されるようになっている。
れる入力端子６に接続されており、この入力端子６は、
ＡＳＢ用信号回路１内において２分岐されて、一方がイ
ンバータ８を介して切換スイッチャ７の一方の端子７ａ
に接続されており、他方が切換スイッチャ７の他方の端
子７ｂに接続されている。これにより、切換スイッチャ
７の共通端子７Ｃには、逆再生時の再生ＣＴＬ−Ｐが共
通端子７ｃと端子７ａとを接続状態にすることで入力さ
れるようになっている一方、正再生時の再生ＣＴＬ−Ｐ
が共通端子７ｃと端子７ｂとを接続状態にすることで入
力されるようになっている。
上記の共通端子７ｃは、ＣＴＬ−Ｐ分周カウンタ回路９
に接続されており、このＣＴＬ−Ｐ分周カウンタ回路９
は、早送り再生等の特殊再生モードを行う際に、再生Ｃ
ＴＬ−Ｐを２分周や３分周等するようになっている。尚
、ＡＳＢモード時およびＲＥＣモード時のＣＴＬ−Ｐ分
周カウンタ回路９は、分周比１のスルー状態にされてお
り、ＡＳＢモード時に使用されるキャプスタン位相制御
用の約３０Ｈｚの再生ＣＴＬ−Ｐと同等のＡＳＢ出力信
号を出力するようになっている。
に接続されており、このＣＴＬ−Ｐ分周カウンタ回路９
は、早送り再生等の特殊再生モードを行う際に、再生Ｃ
ＴＬ−Ｐを２分周や３分周等するようになっている。尚
、ＡＳＢモード時およびＲＥＣモード時のＣＴＬ−Ｐ分
周カウンタ回路９は、分周比１のスルー状態にされてお
り、ＡＳＢモード時に使用されるキャプスタン位相制御
用の約３０Ｈｚの再生ＣＴＬ−Ｐと同等のＡＳＢ出力信
号を出力するようになっている。
一方、記録用信号回路２は、Ｃ−ＦＧ倍信号人力される
入力端子１０に接続されている。この入力端子１０は、
記録用信号回路２内のＣ−ＦＣ分周カカンフ回路１１に
接続されており、このＣＦＧ分周カウンタ回路１１は、
例えば７２０ＨｚのＣ−ＦＣ信号を１／２分周して３６
０Ｈｚの周波数とするようになっている。そして、この
Ｃ−ＦＣ分周カカンフ回路１１は、キャプスタン速度系
制御回路１２に接続されていると共に、Ｃ−ＰＣ分周カ
カンフ回路１３に接続されている。
入力端子１０に接続されている。この入力端子１０は、
記録用信号回路２内のＣ−ＦＣ分周カカンフ回路１１に
接続されており、このＣＦＧ分周カウンタ回路１１は、
例えば７２０ＨｚのＣ−ＦＣ信号を１／２分周して３６
０Ｈｚの周波数とするようになっている。そして、この
Ｃ−ＦＣ分周カカンフ回路１１は、キャプスタン速度系
制御回路１２に接続されていると共に、Ｃ−ＰＣ分周カ
カンフ回路１３に接続されている。
上記のＣ−ＰＧ分周カウンタ回路１３には、ＡＳＢ用信
号回路１のＣＴＬ、−Ｐ分周カウンタ回路９が接続され
ており、このＣＴＬ−Ｐ分周カウンタ回路９からの出力
信号である再生ＣＴＬ−Ｐが入力されるようになってい
る。そして、このＣＰＧ分周カウンタ回路１３は、上記
の再生ＣＴＬ−Ｐの立ち上がりエツジでリセットされる
ことで、ＡＳＢモードからＲＥＣモードに切り換わる際
に使用されるキャプスクン位相制御用の約３０七の出力
信号を出力するようになっている。
号回路１のＣＴＬ、−Ｐ分周カウンタ回路９が接続され
ており、このＣＴＬ−Ｐ分周カウンタ回路９からの出力
信号である再生ＣＴＬ−Ｐが入力されるようになってい
る。そして、このＣＰＧ分周カウンタ回路１３は、上記
の再生ＣＴＬ−Ｐの立ち上がりエツジでリセットされる
ことで、ＡＳＢモードからＲＥＣモードに切り換わる際
に使用されるキャプスクン位相制御用の約３０七の出力
信号を出力するようになっている。
上記の出力信号を出力するＣ−ＰＣ分周カカンフ回路１
３は、切換手段である切換スイッチャ３の一方の端子３
ｂに接続されており、この端子３ｂは、ＲＥＣモード時
に共通端子３Ｃに接続されるようになっている。また、
上記の切換スイッチャ３の他方の端子３ａは、ＣＴＬ−
Ｐ分周カウンタ回路９に接続されており、この端子３ａ
は、ＡＳＢモード時に共通端子３Ｃに接続されるように
なっている。
３は、切換手段である切換スイッチャ３の一方の端子３
ｂに接続されており、この端子３ｂは、ＲＥＣモード時
に共通端子３Ｃに接続されるようになっている。また、
上記の切換スイッチャ３の他方の端子３ａは、ＣＴＬ−
Ｐ分周カウンタ回路９に接続されており、この端子３ａ
は、ＡＳＢモード時に共通端子３Ｃに接続されるように
なっている。
上記の切換スイッチャ３の共通端子３Ｃは、位相制御回
路４のサンプリングパルス発生手段であるＣ−ＡＰＣサ
ンプリングパルス発生回路１４に接続されている。この
Ｃ−ＡＰＣサンプリングパルス発生回路１４は、切換ス
イッチャ３を介して入力されたＡＳＢ出力信号またはＲ
ＥＣ出力信号の立ち上がりエツジでサンプリングパルス
を発生するようになっており、このサンプリングパルス
は、後述のＣ−ＡＰＣ誤差検出回路１７とで制御手段を
構成するＣ−ＡＰＣカウンタ回路１５に出力されるよう
になっている。そして、このＣ−ＡＰＣカウンタ回路１
５は、内部で作成した比較信号であるＣ−ＡＰＣ台形波
を上記のサンプリングパルスで位相比較してＣ−ＡＰＣ
比較カウンタ値を出力するようになっている。
路４のサンプリングパルス発生手段であるＣ−ＡＰＣサ
ンプリングパルス発生回路１４に接続されている。この
Ｃ−ＡＰＣサンプリングパルス発生回路１４は、切換ス
イッチャ３を介して入力されたＡＳＢ出力信号またはＲ
ＥＣ出力信号の立ち上がりエツジでサンプリングパルス
を発生するようになっており、このサンプリングパルス
は、後述のＣ−ＡＰＣ誤差検出回路１７とで制御手段を
構成するＣ−ＡＰＣカウンタ回路１５に出力されるよう
になっている。そして、このＣ−ＡＰＣカウンタ回路１
５は、内部で作成した比較信号であるＣ−ＡＰＣ台形波
を上記のサンプリングパルスで位相比較してＣ−ＡＰＣ
比較カウンタ値を出力するようになっている。
上記の（、−ＡＰＣカウンタ回路１５は、出力側がＣ−
ＡＰＣ比較カウンタ値をＣ−ＡＰＣ誤差量として出力す
るＣ−ＡＰＣ誤差検出回路１７に接続されている。一方
、Ｃ−ＡＰＣカウンタ回路１５には、比較信号発生手段
であるＣ−ＡＰＣカウンタプリセットデコーダ回路１６
が接続されており、このＣ−ＡＰＣカウンタプリセント
デコーダ回路１６は、ビデオヘッド切換信号（ビデオＨ
３ｔ−Ｐ）と同期をとって上記の台形波を作成するため
のカウントを開始させる開始信号を出力するようになっ
ている。そして、このＣ−ＡＰＣカウンタプリセットデ
コーダ回路１６には、上記のビデオヘッド切換信号を出
力するビデオＨ−３ＷＰ回路１８が接続されており、こ
のビデオＨ３Ｗ−Ｐ回路１８は、ＡＳＢモードおよびＲ
ＥＣモードともに、映像の垂直同期信号（Ｖ−３ＹＮＣ
）で位相決定されるようになっている。
ＡＰＣ比較カウンタ値をＣ−ＡＰＣ誤差量として出力す
るＣ−ＡＰＣ誤差検出回路１７に接続されている。一方
、Ｃ−ＡＰＣカウンタ回路１５には、比較信号発生手段
であるＣ−ＡＰＣカウンタプリセットデコーダ回路１６
が接続されており、このＣ−ＡＰＣカウンタプリセント
デコーダ回路１６は、ビデオヘッド切換信号（ビデオＨ
３ｔ−Ｐ）と同期をとって上記の台形波を作成するため
のカウントを開始させる開始信号を出力するようになっ
ている。そして、このＣ−ＡＰＣカウンタプリセットデ
コーダ回路１６には、上記のビデオヘッド切換信号を出
力するビデオＨ−３ＷＰ回路１８が接続されており、こ
のビデオＨ３Ｗ−Ｐ回路１８は、ＡＳＢモードおよびＲ
ＥＣモードともに、映像の垂直同期信号（Ｖ−３ＹＮＣ
）で位相決定されるようになっている。
また、上記のＣ−ＡＰＣカウンタプリセットデコーダ回
路１６には、補正手段である演算回路５が接続されてお
り、この演算回路５は、上記のＣＡＰＣカウンタプリセ
ットデコーダ回路１６に接続された演算マイコン１９と
、この演算マイコン１９に接続されると共に、上述のＣ
ＴＬ−Ｐ分周カウンタ回路９およびＣ−ＰＣ分周カカン
フ回路１３に接続されたＣＴＬ−Ｐ／Ｃ−ＰＣ位相検出
回路２０とからなっている。
路１６には、補正手段である演算回路５が接続されてお
り、この演算回路５は、上記のＣＡＰＣカウンタプリセ
ットデコーダ回路１６に接続された演算マイコン１９と
、この演算マイコン１９に接続されると共に、上述のＣ
ＴＬ−Ｐ分周カウンタ回路９およびＣ−ＰＣ分周カカン
フ回路１３に接続されたＣＴＬ−Ｐ／Ｃ−ＰＣ位相検出
回路２０とからなっている。
上記のＣＴＬ−Ｐ／Ｃ−ＰＣ位相検出回路２０は、例え
ばＮＴＳＣ方式の約３．５８ ＭＨｚの色副搬送波周波
数ｆ ｉｃを１／２分周した周波数で計数するカウンタ
を有しており、このカウンタは、ＣＴＬ−Ｐ分周カウン
タ回路９からの再生ＣＴＬ−Ｐの立ち上がりエツジから
Ｃ−ＰＣ分周カカンフ回路１３からのＣ−ＦＣ信号の立
ち上がりエツジまでの時間を計数するようになっている
。そして、この計数値は、演算マイコン１９に入力され
、演算マイコン１９は、計数値を基にして開始信号の出
力時期を補正させるＣ−ＡＰＣカウンタ値（Ｍ）を演算
するようになっている。
ばＮＴＳＣ方式の約３．５８ ＭＨｚの色副搬送波周波
数ｆ ｉｃを１／２分周した周波数で計数するカウンタ
を有しており、このカウンタは、ＣＴＬ−Ｐ分周カウン
タ回路９からの再生ＣＴＬ−Ｐの立ち上がりエツジから
Ｃ−ＰＣ分周カカンフ回路１３からのＣ−ＦＣ信号の立
ち上がりエツジまでの時間を計数するようになっている
。そして、この計数値は、演算マイコン１９に入力され
、演算マイコン１９は、計数値を基にして開始信号の出
力時期を補正させるＣ−ＡＰＣカウンタ値（Ｍ）を演算
するようになっている。
上記の構成において、キャプスタン位相制御回路の動作
を第２図および第３図のタイミングチャートに基づき以
下に説明する。
を第２図および第３図のタイミングチャートに基づき以
下に説明する。
先ず、再生ＣＴＬ−Ｐは、共通端子７Ｃと端子７ｂとが
接続状態にされた切換スイッチャ７を介してＣＴＬ−Ｐ
分周カウンタ回路９に人力される。このＣＴＬ−Ｐ分周
カウンタ回路９は、再生ＣＴＬ−Ｐを分周比１で通過さ
せ、このＡＳＢ出力信号である再生ＣＴＬ−Ｐは、切換
スイッチャ３の端子３ａ、ＣＴＬ−Ｐ／Ｃ−ＰＣ位相検
出回路２０、およびＣ−ＰＣ分周カカンフ回路１３に出
力されることになる。
接続状態にされた切換スイッチャ７を介してＣＴＬ−Ｐ
分周カウンタ回路９に人力される。このＣＴＬ−Ｐ分周
カウンタ回路９は、再生ＣＴＬ−Ｐを分周比１で通過さ
せ、このＡＳＢ出力信号である再生ＣＴＬ−Ｐは、切換
スイッチャ３の端子３ａ、ＣＴＬ−Ｐ／Ｃ−ＰＣ位相検
出回路２０、およびＣ−ＰＣ分周カカンフ回路１３に出
力されることになる。
上記のＣ−ＰＣ分周カカンフ回路１３は、第３図に示す
ように、再生ＣＴＬ−Ｐが人力されると、再生ＣＴＬ、
−Ｐの立ち上がりエツジでＣ−ＰＧリセットパルスを形
成する。そして、このＣ−ＰＧリセットパルスは、Ｃ−
ＰＧ分周カウンタ回路１３に人力されたＣ−ＦＧ信号の
計数をリセットさせることになり、計数がリセットされ
たＣ−ＰＧ分周カウンタ回路１３は、リセットされたＣ
ＦＧ信号の次のＣ−ＦＣ信号から計数を再度開始するこ
とになる。これにより、ｃ−ｐｃ分周カウンタ回路１３
は、ＣＴＬ−Ｐ分周カウンタ回路９から出力される再生
ＣＴＬ−Ｐに対して、Ｃ−ＦＧ信号の約１周期の遅延時
間ｔを有するＲＥＣ出力信号を出力することになる。
ように、再生ＣＴＬ−Ｐが人力されると、再生ＣＴＬ、
−Ｐの立ち上がりエツジでＣ−ＰＧリセットパルスを形
成する。そして、このＣ−ＰＧリセットパルスは、Ｃ−
ＰＧ分周カウンタ回路１３に人力されたＣ−ＦＧ信号の
計数をリセットさせることになり、計数がリセットされ
たＣ−ＰＧ分周カウンタ回路１３は、リセットされたＣ
ＦＧ信号の次のＣ−ＦＣ信号から計数を再度開始するこ
とになる。これにより、ｃ−ｐｃ分周カウンタ回路１３
は、ＣＴＬ−Ｐ分周カウンタ回路９から出力される再生
ＣＴＬ−Ｐに対して、Ｃ−ＦＧ信号の約１周期の遅延時
間ｔを有するＲＥＣ出力信号を出力することになる。
上記のｃ−ｐｃ分周カウンタ回路１３のＲＥＣ出力信号
は、切換スイッチャ３の端子３ｂおよびＣＴＬ−Ｐ／Ｃ
−１０位相検出回路２０に出力される。このＣＴＬ−Ｐ
／Ｃ−１０位相検出回路２０は、ＣＴＬ−Ｐ分周カウン
タ回路９の再生ＣＴＬ−Ｐの立ち上がりエツジからＣ−
ＰＣ分周カウンタ回路１３の出力信号の立ち上がりエツ
ジまでの時間を計数し、この計数値を演算マイコン１９
に人力させることになる。そして、演算マイコン１９は
、上記の計数値を基にして遅延時間ｔを補正する（、−
ＡＰＣカウンタ値（Ｍ）を演算することになる。
は、切換スイッチャ３の端子３ｂおよびＣＴＬ−Ｐ／Ｃ
−１０位相検出回路２０に出力される。このＣＴＬ−Ｐ
／Ｃ−１０位相検出回路２０は、ＣＴＬ−Ｐ分周カウン
タ回路９の再生ＣＴＬ−Ｐの立ち上がりエツジからＣ−
ＰＣ分周カウンタ回路１３の出力信号の立ち上がりエツ
ジまでの時間を計数し、この計数値を演算マイコン１９
に人力させることになる。そして、演算マイコン１９は
、上記の計数値を基にして遅延時間ｔを補正する（、−
ＡＰＣカウンタ値（Ｍ）を演算することになる。
上記のＣ−ＡＰＣカウンタ値（Ｍ）は、ＡＳＢモードか
らＲＥＣモードに切り換わる際に、ＡｓＢモード時に出
力されていたＣ−ＡＰＣカウンタ植（Ｎ）に代えてＣ−
ＡＰＣカウンタプリセットデコーダ回路１６に出力され
る。これにより、Ｃ−ＡＰＣカウンタ回路１５は、第２
図に示すように、Ｃ−ＡＰＣカウンタプリセットデコー
ダ回路１６からの開始信号による台形波の立ち上がり時
期がＣ−ＡＰＣカウンタ値（Ｍ）の分だけ遅延されるこ
とになり、この遅延は、切換スイッチャ３を介して入力
された出力信号で形成されたサンプリングパルスを常に
基準位置である中心に位置させることになる。そして、
Ｃ−ＡＰＣカウンタ回路１５は、上記の台形波の中心に
位置した状態のＣ−ＡＰＣ比較カウンタ値をＣ−ＡＰＣ
誤差検出回路１７に出力し、Ｃ−ＡＰＣ誤差検出回路１
７は、遅延時間ｔを含まないＣ−ＡＰＣ比較カウンタ値
を（、−ＡＰＣ誤差量として出力することになる。
らＲＥＣモードに切り換わる際に、ＡｓＢモード時に出
力されていたＣ−ＡＰＣカウンタ植（Ｎ）に代えてＣ−
ＡＰＣカウンタプリセットデコーダ回路１６に出力され
る。これにより、Ｃ−ＡＰＣカウンタ回路１５は、第２
図に示すように、Ｃ−ＡＰＣカウンタプリセットデコー
ダ回路１６からの開始信号による台形波の立ち上がり時
期がＣ−ＡＰＣカウンタ値（Ｍ）の分だけ遅延されるこ
とになり、この遅延は、切換スイッチャ３を介して入力
された出力信号で形成されたサンプリングパルスを常に
基準位置である中心に位置させることになる。そして、
Ｃ−ＡＰＣカウンタ回路１５は、上記の台形波の中心に
位置した状態のＣ−ＡＰＣ比較カウンタ値をＣ−ＡＰＣ
誤差検出回路１７に出力し、Ｃ−ＡＰＣ誤差検出回路１
７は、遅延時間ｔを含まないＣ−ＡＰＣ比較カウンタ値
を（、−ＡＰＣ誤差量として出力することになる。
このように、本実施例のキャプスタン位相制御回路は、
ＡＳＢモードからＲＥＣモードに切り換える際でも、サ
ンプリングパルスがキャプスタン位相系の台形波の中心
に位置するように出力時期の補正を行うようになってい
る。従って、キャプスタン位相制御回路は、ＡＳＢモー
ドからＲＥＣモードに切り換える際に生していた出力信
号の遅延時間ｔがキャプスタン位相の制御に影響を与え
ないことになり、Ｈ−３ＹＮＣの並びを前記録と後記録
とで一致させることが可能になっている。
ＡＳＢモードからＲＥＣモードに切り換える際でも、サ
ンプリングパルスがキャプスタン位相系の台形波の中心
に位置するように出力時期の補正を行うようになってい
る。従って、キャプスタン位相制御回路は、ＡＳＢモー
ドからＲＥＣモードに切り換える際に生していた出力信
号の遅延時間ｔがキャプスタン位相の制御に影響を与え
ないことになり、Ｈ−３ＹＮＣの並びを前記録と後記録
とで一致させることが可能になっている。
そして、このＨ−３ＹＮＣの並びの一致は、スキュー歪
みの発生を防止し、良好なつなぎ撮りを可能にするよう
になっている。
みの発生を防止し、良好なつなぎ撮りを可能にするよう
になっている。
尚、本実施例においては、演算回路５の演算マイコン１
９で遅延時間ｔの補正を行っているが、これに限定され
ることはなく、例えばＣＴＬ−Ｐ／Ｃ−１０位相検出回
路２０の計数値をＣ−ＡＰＣカウンタプリセットデコー
ダ回路１６に直接転送して、ＡＳＢモード時に設定して
いたＣ−ＡＰＣカウンタ値（Ｎ）をＲＥＣモード時にＣ
−ＡＰＣカウンタ値（Ｍ）とするようになっていても良
い 〔発明の効果〕 本発明に係るキャプスタン位相制御回路は、以上のよう
に、ＡＳＢモードからＲＥＣモードに切り換わる際に、
ＡＳＢ出力信号とＲＥＣ出力信号との位相差を比較信号
の出力時期の変更で補正する補正手段が比較信号発生手
段に接続されている構成である。
９で遅延時間ｔの補正を行っているが、これに限定され
ることはなく、例えばＣＴＬ−Ｐ／Ｃ−１０位相検出回
路２０の計数値をＣ−ＡＰＣカウンタプリセットデコー
ダ回路１６に直接転送して、ＡＳＢモード時に設定して
いたＣ−ＡＰＣカウンタ値（Ｎ）をＲＥＣモード時にＣ
−ＡＰＣカウンタ値（Ｍ）とするようになっていても良
い 〔発明の効果〕 本発明に係るキャプスタン位相制御回路は、以上のよう
に、ＡＳＢモードからＲＥＣモードに切り換わる際に、
ＡＳＢ出力信号とＲＥＣ出力信号との位相差を比較信号
の出力時期の変更で補正する補正手段が比較信号発生手
段に接続されている構成である。
これにより、ＡＳＢモードからＲＥＣモードに切り換わ
る際に、ＡＳＢ出力信号とＲＥＣ出力信号との位相差が
比較信号の出力時期の変更により補正されるため、サン
プリングパルスと比較信号の基準位置とのズレが防止さ
れることになり、このズレの防止がキャプスタン位相の
制御を安定化させ、ひいてはスキュー歪みを防止するこ
とが可能になるという効果を奏する。
る際に、ＡＳＢ出力信号とＲＥＣ出力信号との位相差が
比較信号の出力時期の変更により補正されるため、サン
プリングパルスと比較信号の基準位置とのズレが防止さ
れることになり、このズレの防止がキャプスタン位相の
制御を安定化させ、ひいてはスキュー歪みを防止するこ
とが可能になるという効果を奏する。
第１図ないし第３図は、本発明の一実施例を示すもので
ある。 第１図は、キャプスタン位相制御回路のブロック図であ
る。 第２図は、キャプスタン位相制御回路の信号の状態を示
すタイミングチャートである。 第３図は、記録用信号回路の信号の状態を示すタイミン
グチャートである。 第４図ないし第６図は、従来例を示すものである。 第４図は、キャプスタン位相制御回路のプロ・７り図で
ある。 第５図は、キャプスタン位相制御回路の信号の状態を示
すタイミングチャートである。 第６図は、記録用信号回路の信号の状態を示すタイミン
グチャートである。 １はＡＳＢ用信号回路（ＡＳＢ用信号手段）、２は記録
用信号回路（記録用信号手段）、３は切換スイッチャ（
切換手段）、４は位相制御回路、５は演算回路（補正手
段）、ト４はＣ−ＡＰＣサンプリングパルス発生回路（
サンプリングパルス発生手段）、１５はＣ−ＡＰＣカウ
ンタ回路（制御手段）、１６はＣ−ＡＰＣカウンタプリ
セントデコーダ回路（比較信号発生手段）、１７はＣＡ
ＰＣ誤差検出回路（制御手段）である。
ある。 第１図は、キャプスタン位相制御回路のブロック図であ
る。 第２図は、キャプスタン位相制御回路の信号の状態を示
すタイミングチャートである。 第３図は、記録用信号回路の信号の状態を示すタイミン
グチャートである。 第４図ないし第６図は、従来例を示すものである。 第４図は、キャプスタン位相制御回路のプロ・７り図で
ある。 第５図は、キャプスタン位相制御回路の信号の状態を示
すタイミングチャートである。 第６図は、記録用信号回路の信号の状態を示すタイミン
グチャートである。 １はＡＳＢ用信号回路（ＡＳＢ用信号手段）、２は記録
用信号回路（記録用信号手段）、３は切換スイッチャ（
切換手段）、４は位相制御回路、５は演算回路（補正手
段）、ト４はＣ−ＡＰＣサンプリングパルス発生回路（
サンプリングパルス発生手段）、１５はＣ−ＡＰＣカウ
ンタ回路（制御手段）、１６はＣ−ＡＰＣカウンタプリ
セントデコーダ回路（比較信号発生手段）、１７はＣＡ
ＰＣ誤差検出回路（制御手段）である。
Claims (1)
- 【特許請求の範囲】 １、再生コントロール信号を基にしたＡＳＢ出力信号を
出力するＡＳＢ用信号手段と、キャプスタンからのＣ−
ＦＧ信号を分周したＲＥＣ出力信号を出力する記録用信
号手段と、上記ＡＳＢ出力信号およびＲＥＣ出力信号を
ＡＳＢモード時とＲＥＣモード時とで切り換える切換手
段と、上記切換手段を介して入力されたＡＳＢ出力信号
およびＲＥＣ出力信号をサンプリングパルスとするサン
プリングパルス発生手段と、一定の時間間隔で比較信号
を出力する比較信号発生手段と、上記サンプリングパル
スが比較信号の基準位置となるようにキャプスタン位相
を制御する制御手段とを有したキャプスタン位相制御回
路において、 上記比較信号発生手段には、ＡＳＢモードからＲＥＣモ
ードに切り換わる際に、ＡＳＢ出力信号とＲＥＣ出力信
号との位相差を比較信号の出力時期の変更で補正する補
正手段が接続されていることを特徴とするキャプスタン
位相制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2048706A JPH03252953A (ja) | 1990-02-28 | 1990-02-28 | キャプスタン位相制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2048706A JPH03252953A (ja) | 1990-02-28 | 1990-02-28 | キャプスタン位相制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03252953A true JPH03252953A (ja) | 1991-11-12 |
Family
ID=12810763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2048706A Pending JPH03252953A (ja) | 1990-02-28 | 1990-02-28 | キャプスタン位相制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03252953A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8294924B2 (en) | 2005-03-22 | 2012-10-23 | Fuji Xerox Co., Ltd. | Printing system, printing method and printing apparatus |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60201562A (ja) * | 1984-03-24 | 1985-10-12 | Rohm Co Ltd | ビデオテ−プレコ−ダのつなぎ撮り制御回路 |
-
1990
- 1990-02-28 JP JP2048706A patent/JPH03252953A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60201562A (ja) * | 1984-03-24 | 1985-10-12 | Rohm Co Ltd | ビデオテ−プレコ−ダのつなぎ撮り制御回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8294924B2 (en) | 2005-03-22 | 2012-10-23 | Fuji Xerox Co., Ltd. | Printing system, printing method and printing apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0116926B1 (en) | Magnetic recording and reproducing apparatus | |
| EP0257974B1 (en) | Video signal recording and/or reproducing apparatus | |
| JPS6036949Y2 (ja) | ビデオテ−プレコ−ダ | |
| JPH03252953A (ja) | キャプスタン位相制御回路 | |
| JPH0233235B2 (ja) | ||
| JP3038932B2 (ja) | クランプ装置 | |
| JPH07123298B2 (ja) | 磁気記録再生装置 | |
| JPS6213740B2 (ja) | ||
| EP0498650A2 (en) | Magnetic recording apparatus | |
| JPH089975Y2 (ja) | 磁気記録再生装置のつなぎ撮り装置 | |
| JPH0127344Y2 (ja) | ||
| JP2522253B2 (ja) | 磁気再生装置 | |
| JP2754731B2 (ja) | 回転ヘッド型再生装置 | |
| JP2668177B2 (ja) | 磁気記録再生装置 | |
| JP2642396B2 (ja) | 磁気記録再生装置 | |
| JP2502616B2 (ja) | サ−ボ装置 | |
| KR100350933B1 (ko) | 브이씨알(vcr)의헤드제어방법 | |
| JPS62239684A (ja) | 磁気記録再生装置 | |
| JPH0437309Y2 (ja) | ||
| JPS6353758B2 (ja) | ||
| JPS62162202A (ja) | 磁気記録再生装置 | |
| JPH0664787B2 (ja) | トラツキング制御回路 | |
| JPS63233685A (ja) | セグメント記録方式のテ−プ記録再生装置 | |
| JPH0490282A (ja) | 磁気記録再生装置 | |
| JPS5934774A (ja) | 映像信号記録再生装置 |