JPH03254224A - 折返し試験回路 - Google Patents
折返し試験回路Info
- Publication number
- JPH03254224A JPH03254224A JP2051345A JP5134590A JPH03254224A JP H03254224 A JPH03254224 A JP H03254224A JP 2051345 A JP2051345 A JP 2051345A JP 5134590 A JP5134590 A JP 5134590A JP H03254224 A JPH03254224 A JP H03254224A
- Authority
- JP
- Japan
- Prior art keywords
- loopback
- loop
- bit
- transmitter
- loop bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Monitoring And Testing Of Transmission In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の概要〕
伝送路に挿入される伝送装置の折返し試験回路に関し、
被試験機と試験機の両方に折返し伝送路が形成され、情
報が同一区間を繰り返し循環してしまうという誤動作を
防止することを目的とし、設定により終端装置にも非終
端装置にもなる伝送装置の複数個を伝送路で接続した通
信システムにおける折返し試験回路において、該伝送装
置に、隣接伝送装置から送られてきたループビットと、
非折返しを示す値のループピントのいずれかを選択する
セレクタを設け、ループビットにより折返しが指示され
て折返しを行なった伝送装置では、該セレクタに非折返
しを示す値のループビットを選択させてそれを折返し側
伝送装置へ送出させるよ、うに槽底する。
報が同一区間を繰り返し循環してしまうという誤動作を
防止することを目的とし、設定により終端装置にも非終
端装置にもなる伝送装置の複数個を伝送路で接続した通
信システムにおける折返し試験回路において、該伝送装
置に、隣接伝送装置から送られてきたループビットと、
非折返しを示す値のループピントのいずれかを選択する
セレクタを設け、ループビットにより折返しが指示され
て折返しを行なった伝送装置では、該セレクタに非折返
しを示す値のループビットを選択させてそれを折返し側
伝送装置へ送出させるよ、うに槽底する。
本発明は、伝送路に挿入される伝送装置の折返し試験回
路に関する。
路に関する。
伝送路や伝送装置の正常/異常試験に折返し試験が広く
用いられている。本発明はこの際信号の折返しが繰り返
し行なわれることはないようにするものである。
用いられている。本発明はこの際信号の折返しが繰り返
し行なわれることはないようにするものである。
CN E (Center Node Equipme
nt)は伝送装置の1つであり、設定により終端装置(
監視機能を備える)にもまた非終端装置(信号を単にス
ルーにする)にもなる。本装置はループ機能(折返し試
験機能)を有し、本装置が接続された通信システムにお
いて異常が発生した場合に、故障箇所を特定するために
該機能が用いられる。
nt)は伝送装置の1つであり、設定により終端装置(
監視機能を備える)にもまた非終端装置(信号を単にス
ルーにする)にもなる。本装置はループ機能(折返し試
験機能)を有し、本装置が接続された通信システムにお
いて異常が発生した場合に、故障箇所を特定するために
該機能が用いられる。
第2図でCNE、、CNE、は伝送路11+、i!、2
に挿入される上記伝送装置で、折返し用の信号線13゜
ll、セレクタ11.12、ループビット″1”検出回
路などを備える。
に挿入される上記伝送装置で、折返し用の信号線13゜
ll、セレクタ11.12、ループビット″1”検出回
路などを備える。
今、CNE、は試験機、CNE、が被試験機とし、CN
E hで伝送路を折返すとすると、伝送装置CNE、
側から伝送路7!1を詳しくは13を通して伝送装置C
NE、に、ループピットを“l”にした制御信号を送り
、CNE、のループ終端情報メモリ18には該CNEが
ループ終端であることを示すデータビット“1”をセッ
トする。制御装置CNE、ではCNE、側から送られて
きた上記ループピット”1”を検出回路1’ 6が検出
し、Hレベル信号をアンドゲート20へ送る。またメモ
リ18には終端“′l“°がセットされているので、ア
ンドゲート20へ該メモリ18からHレベル信号が送ら
れ、従って該ゲート20はHレベル信号を出力してセレ
クタ12.14を切替える。これによりIt、、l!、
、j2.の折返し伝送路が構成される。
E hで伝送路を折返すとすると、伝送装置CNE、
側から伝送路7!1を詳しくは13を通して伝送装置C
NE、に、ループピットを“l”にした制御信号を送り
、CNE、のループ終端情報メモリ18には該CNEが
ループ終端であることを示すデータビット“1”をセッ
トする。制御装置CNE、ではCNE、側から送られて
きた上記ループピット”1”を検出回路1’ 6が検出
し、Hレベル信号をアンドゲート20へ送る。またメモ
リ18には終端“′l“°がセットされているので、ア
ンドゲート20へ該メモリ18からHレベル信号が送ら
れ、従って該ゲート20はHレベル信号を出力してセレ
クタ12.14を切替える。これによりIt、、l!、
、j2.の折返し伝送路が構成される。
なお伝送路2..2.は伝送路1.、l、に含まれるも
のであるが、こ\ではループビット用伝送路11s、1
mをループビット以外のデータ/信号用伝送路II、!
、zとは別にして示している。従ってセレクタ13.1
4も実際はセレクタ11.12に含まれるものである。
のであるが、こ\ではループビット用伝送路11s、1
mをループビット以外のデータ/信号用伝送路II、!
、zとは別にして示している。従ってセレクタ13.1
4も実際はセレクタ11.12に含まれるものである。
伝送装置CNE、から試験データ(主信号とステータス
ビット)を送り、伝送装置CNEbでこれを折り返し、
CNE、でこれをチエツクして、伝送路i、、i、、こ
れに挿入される図示しない伝送装置及び折返し伝送装置
CNEbの正常/異常を知る(主信号及びSTビットが
変化することなく試験機へ戻ってくれば正常)。
ビット)を送り、伝送装置CNEbでこれを折り返し、
CNE、でこれをチエツクして、伝送路i、、i、、こ
れに挿入される図示しない伝送装置及び折返し伝送装置
CNEbの正常/異常を知る(主信号及びSTビットが
変化することなく試験機へ戻ってくれば正常)。
ループ機能の目的は、試験機から被試験機へ送った主信
号及びステータスビットが折返され、それらの内容が変
化することなく試験機へ戻ってくるのを確かめるにある
が、従来の回路構成では試験機へ戻ってきた主信号及び
ステータスビットが再び折返され、被試験機へ再送出さ
れてしまうという問題がある。
号及びステータスビットが折返され、それらの内容が変
化することなく試験機へ戻ってくるのを確かめるにある
が、従来の回路構成では試験機へ戻ってきた主信号及び
ステータスビットが再び折返され、被試験機へ再送出さ
れてしまうという問題がある。
即ち、試験機CNE、も終端が設定され、ループ終端情
報メモリ17にデータビット“1”がセットされている
と、該メモリ17からアンドゲート19へHレベル信号
が送られ、またCNE、からCNE、ヘループピット(
ステータスビットのうちの、折返し試験をする/しない
の情報を対向局に対して送るビット)が折返されてくる
から検出回路15はこれを検出してHレベル信号をアン
ドゲート19へ送り、従ってアンドゲート19はHレベ
ル出力を生じてセレクタ11.13を切替え、こ\でも
折返し伝送路を構成してしまう。
報メモリ17にデータビット“1”がセットされている
と、該メモリ17からアンドゲート19へHレベル信号
が送られ、またCNE、からCNE、ヘループピット(
ステータスビットのうちの、折返し試験をする/しない
の情報を対向局に対して送るビット)が折返されてくる
から検出回路15はこれを検出してHレベル信号をアン
ドゲート19へ送り、従ってアンドゲート19はHレベ
ル出力を生じてセレクタ11.13を切替え、こ\でも
折返し伝送路を構成してしまう。
本発明はか狐る、被試験機と試験機の両方に折返し伝送
路が形成され、情報が同一区間を繰り返し循環してしま
うという誤動作を防止することを目的とするものである
。
路が形成され、情報が同一区間を繰り返し循環してしま
うという誤動作を防止することを目的とするものである
。
第1図に示すように本発明では各伝送装置CNEに、隣
接(折返し試験の往路で言って下流側)伝送装置から送
られてくるループピットと、非折返しを示す値本例では
“0”のループピットのいずれかを選択して、次の(同
上流側)伝送装置へ送出するセレクタ14aを設ける。
接(折返し試験の往路で言って下流側)伝送装置から送
られてくるループピットと、非折返しを示す値本例では
“0”のループピットのいずれかを選択して、次の(同
上流側)伝送装置へ送出するセレクタ14aを設ける。
情報(主信号とSTビット)が試験局と被試験局との間
のループを循環してしまうという問題は、折返し局でル
ープピットを反転して送出することで解決できる。即ち
、反転したループピット本例では“0゛′のループビッ
トであればこれを受ける伝送装置のアンドゲート19(
第2図)の出力はLレベルで、セレクタ11 13は通
常の往路側を選択し、折返し側i4を選択することはな
いから、情報の循環は回避される。
のループを循環してしまうという問題は、折返し局でル
ープピットを反転して送出することで解決できる。即ち
、反転したループピット本例では“0゛′のループビッ
トであればこれを受ける伝送装置のアンドゲート19(
第2図)の出力はLレベルで、セレクタ11 13は通
常の往路側を選択し、折返し側i4を選択することはな
いから、情報の循環は回避される。
〔実施例]
あるTS(Ti■e 5lot)もしくはバスにおける
折返しは、■制御信号中のループビットが“1”である
こと、及び■CNE内のループ終端情報が終端1に設定
されている、の2つの論理積が1のとき行なわれる。と
ころが第2図の従来の回路構成では折返し局CN E
bでループビットをそのま\折返すため、折返しを指示
する“l”のループピントが被試験機CNEbから試験
機CNE、へ戻ってくる。従って試験機CNE、がルー
プ終端に設定されていると、戻ってきた主信号及び制御
信号が折返されて再び被試験機に送出される。即ち、信
号が同一区間をぐるぐる廻り続けるという誤動作が生し
る。
折返しは、■制御信号中のループビットが“1”である
こと、及び■CNE内のループ終端情報が終端1に設定
されている、の2つの論理積が1のとき行なわれる。と
ころが第2図の従来の回路構成では折返し局CN E
bでループビットをそのま\折返すため、折返しを指示
する“l”のループピントが被試験機CNEbから試験
機CNE、へ戻ってくる。従って試験機CNE、がルー
プ終端に設定されていると、戻ってきた主信号及び制御
信号が折返されて再び被試験機に送出される。即ち、信
号が同一区間をぐるぐる廻り続けるという誤動作が生し
る。
この点本発明のように、折返し局CNE、ではループ方
向A−Cにはループビットを通さず、代って“0”にし
たループビットをC方向へ送出する。これにより1回折
返された主信号及び制御信号はループビットが“′0”
になって戻り、折返しを再発することはない。また本発
明では、図のA−Cの橋渡しの部分のみに変更を加えて
おり、固定“0”ビットがセレクタ14aによって選択
されるのは、折返しが起ったときだけである。これによ
り、非ループ時の主信号及びOH信号は保存される。
向A−Cにはループビットを通さず、代って“0”にし
たループビットをC方向へ送出する。これにより1回折
返された主信号及び制御信号はループビットが“′0”
になって戻り、折返しを再発することはない。また本発
明では、図のA−Cの橋渡しの部分のみに変更を加えて
おり、固定“0”ビットがセレクタ14aによって選択
されるのは、折返しが起ったときだけである。これによ
り、非ループ時の主信号及びOH信号は保存される。
第3図にループビット送出回路の具体例を示す。
アンドゲート20は集積回!ALSO8、セレクタ14
aは同ALS 157である。装置外部よりの人力A詳
しくは検出回路16の出力が第4図の如くであり、ルー
プ終端情報メモIJ 1 Bの記憶内容が同図の如くで
あると、セレクタ14aの出力Cは同図の如くなる。即
ち入力Aとメモリ記憶内容が共にHなら出力CはL、い
ずれかがLなら出力Cは入力りと同じである。
aは同ALS 157である。装置外部よりの人力A詳
しくは検出回路16の出力が第4図の如くであり、ルー
プ終端情報メモIJ 1 Bの記憶内容が同図の如くで
あると、セレクタ14aの出力Cは同図の如くなる。即
ち入力Aとメモリ記憶内容が共にHなら出力CはL、い
ずれかがLなら出力Cは入力りと同じである。
以上説明したように本発明により、特定の制御情報に対
する処理が複数の装置において行なわれる誤動作(折返
しの重複によって信号が同一区間を循環する)を防止す
ることができる。
する処理が複数の装置において行なわれる誤動作(折返
しの重複によって信号が同一区間を循環する)を防止す
ることができる。
第1図は本発明の原理図、
第2図は従来例を示すブロック図、
第3図は本発明の実施例を示すブロック図、第4図は第
3図の動作説明図である。 本発明の実施例を示すフロック図 fil!!I 第1図でCNEは伝送装置、2.〜14は伝送路、16
はループビット“I I+検出回路、18はループ終端
情報メモリ、14a、12はセレクタである。
3図の動作説明図である。 本発明の実施例を示すフロック図 fil!!I 第1図でCNEは伝送装置、2.〜14は伝送路、16
はループビット“I I+検出回路、18はループ終端
情報メモリ、14a、12はセレクタである。
Claims (1)
- 【特許請求の範囲】 1、設定により終端装置にも非終端装置にもなる伝送装
置の複数個を伝送路で接続した通信システムにおける折
返し試験回路において、 該伝送装置に、隣接伝送装置から送られてきたループビ
ットと、非折返しを示す値(“0”)のループビットの
いずれかを選択するセレクタ(14a)を設け、 ループビットにより折返しが指示されて折返しを行なっ
た伝送装置では、該セレクタに非折返しを示す値のルー
プビットを選択させてそれを折返し側伝送装置へ送出さ
せるようにしてなることを特徴とする折返し試験回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5134590A JP2749690B2 (ja) | 1990-03-02 | 1990-03-02 | 折返し試験回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5134590A JP2749690B2 (ja) | 1990-03-02 | 1990-03-02 | 折返し試験回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03254224A true JPH03254224A (ja) | 1991-11-13 |
| JP2749690B2 JP2749690B2 (ja) | 1998-05-13 |
Family
ID=12884342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5134590A Expired - Lifetime JP2749690B2 (ja) | 1990-03-02 | 1990-03-02 | 折返し試験回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2749690B2 (ja) |
-
1990
- 1990-03-02 JP JP5134590A patent/JP2749690B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2749690B2 (ja) | 1998-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04242463A (ja) | 状態変化通知装置及び方法 | |
| US5522047A (en) | Graceful insertion of a tree into a ring network | |
| JPS60180249A (ja) | 通信ネットワークにおいて2つの入力‐出力ポートを有するステーションを作動する方法 | |
| US4737957A (en) | Method of processing abnormal situation in digital transmission system | |
| US4561088A (en) | Communication system bypass architecture | |
| KR100293950B1 (ko) | 주변소자 내부연결 버스 모니터를 이용한 장애 감지 장치 및 방법 | |
| US4584677A (en) | Loop back control system in loop data transmission system | |
| JPH03254224A (ja) | 折返し試験回路 | |
| US5577206A (en) | System for physical layer controllers for performing automatic hardware based scrubbing of input and output dirty flags for updating system configuration changes | |
| KR930006894B1 (ko) | 전자 교환기의 신호단말그룹 정합회로 | |
| JPH0537421A (ja) | 伝送路切替制御方法およびその装置 | |
| JPS5980043A (ja) | ル−プ伝送装置 | |
| JPH01194631A (ja) | 伝送系異常検出方式 | |
| KR100262938B1 (ko) | 루프백 기능을 갖는 포트 바이패스 회로 | |
| JPS5819057A (ja) | ル−プ式デ−タ伝送システムの構成制御装置 | |
| JPS6032374B2 (ja) | デ−タ伝送装置 | |
| KR960035258A (ko) | 병렬처리 컴퓨터 시스템 | |
| JPH0548633A (ja) | ループ型ネツトワーク | |
| JPH031732A (ja) | 障害監視方式 | |
| JPS6320935A (ja) | トークンパッシングデータ通信方式の端末装置 | |
| JPH0389739A (ja) | 受信部二重化回路 | |
| JPH02301339A (ja) | バス型情報伝送装置 | |
| JPS6062764A (ja) | 伝送制御装置 | |
| JPH06161911A (ja) | データ転送方式 | |
| JPH04170236A (ja) | 通信装置におけるデータ送信異常検出装置 |