JPH03254519A - チャタリング除去回路 - Google Patents
チャタリング除去回路Info
- Publication number
- JPH03254519A JPH03254519A JP2052953A JP5295390A JPH03254519A JP H03254519 A JPH03254519 A JP H03254519A JP 2052953 A JP2052953 A JP 2052953A JP 5295390 A JP5295390 A JP 5295390A JP H03254519 A JPH03254519 A JP H03254519A
- Authority
- JP
- Japan
- Prior art keywords
- flip
- flop
- output
- input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は接点スイッチを経由したスイッチ信号から、
チャタリングのない信号の生成を行うチャタリング除去
回路０％にスイッチ信号が一定レベル継続中に起こる一
定時間以下のチャタリングがあっても出力に影響しない
チャタリング除去回路に関するものである。
チャタリングのない信号の生成を行うチャタリング除去
回路０％にスイッチ信号が一定レベル継続中に起こる一
定時間以下のチャタリングがあっても出力に影響しない
チャタリング除去回路に関するものである。
従来、この種の回路として、第３図に示すようなものが
あった。この図は特公平１−１３６５５号公報に示され
たもので１図において（１）はフリップフロップ、（２
）はＡＮＤゲート回路、（３）はＯＲゲート回路、（４
）はフリップ７０ツブ、（５）はＯＲゲート回路である
。
あった。この図は特公平１−１３６５５号公報に示され
たもので１図において（１）はフリップフロップ、（２
）はＡＮＤゲート回路、（３）はＯＲゲート回路、（４
）はフリップ７０ツブ、（５）はＯＲゲート回路である
。
次に動作を第４図に示す動作波形図を用いて説明する。
入力信号ＩＮの頭部で、チャタリングｃｈｉが発生して
いるときは、チャタリングパルスが”Ｌ”レベルになる
度にフリップフロップ＋１１はリセットされその出力信
号Ｑ１は変化しな−。フリップフロップ（１）はチャタ
リン／ｃｈ１が無くなってから最初のクロック信号の立
下がりで出力が反転される。これによシ次のクロック信
号ＯＬＫの立下がりで、フリップフロップ（２）の出力
信号ＯＵＴが反転する。従って、チャタリングｃｈｉの
除去された出力信号ＯＵＴを得る。
いるときは、チャタリングパルスが”Ｌ”レベルになる
度にフリップフロップ＋１１はリセットされその出力信
号Ｑ１は変化しな−。フリップフロップ（１）はチャタ
リン／ｃｈ１が無くなってから最初のクロック信号の立
下がりで出力が反転される。これによシ次のクロック信
号ＯＬＫの立下がりで、フリップフロップ（２）の出力
信号ＯＵＴが反転する。従って、チャタリングｃｈｉの
除去された出力信号ＯＵＴを得る。
ここで途中で入力信号ＩＮにチャタリングＣｈ２が発生
すると、フリップフロップ（Ｊ）＃ｉ直ちに反転してそ
の出力信号Ｑ１はとき゛れ０次のクロック信号ＯＬＫの
立下がりで再び反転する。しかしフリップフロップ（２
）は、その出力信号ＯＵＴがゲート回路（２）及び（３
）を介して帰還されているので、フリップフロッグ（１
）の出力信号Ｑ１がとぎれても２次のクロック信号ＯＬ
Ｋの立下がｂ筐では反転することがない。したがって、
チャタリングｃｈ２による断の時間が、クロツク信号０
ＬＫＯ１周期以下であるならば、出力信号ＯＵＴはチャ
リングｃｈ２の除去された信号となる。
すると、フリップフロップ（Ｊ）＃ｉ直ちに反転してそ
の出力信号Ｑ１はとき゛れ０次のクロック信号ＯＬＫの
立下がりで再び反転する。しかしフリップフロップ（２
）は、その出力信号ＯＵＴがゲート回路（２）及び（３
）を介して帰還されているので、フリップフロッグ（１
）の出力信号Ｑ１がとぎれても２次のクロック信号ＯＬ
Ｋの立下がｂ筐では反転することがない。したがって、
チャタリングｃｈ２による断の時間が、クロツク信号０
ＬＫＯ１周期以下であるならば、出力信号ＯＵＴはチャ
リングｃｈ２の除去された信号となる。
入力信号ＩＮの後尾でチャタリングｃｈ３が発生すると
、フリップフロップ（１）Ｆｉミクロツク号ＯＬＫの立
下がｂ点時刻ｔ１で直ちに出力信号Ｑ１を反転しチャタ
リングの発生開始を検出する。しかし１次のクロック信
号ＯＬＫの立下がシ点時刻ｔｂでの入力信号が“Ｈ”レ
ベルであるため、フリップフロップ（２）の出力信号０
１ＪＴは変化しない。クロック信号ＯＬＫの立下がり点
での入力信号ＩＮが”Ｈ゛レベルある間はこの状態が継
続する。フリップフロップ（１）Ｆｉ、クロック信号Ｏ
ＬＫの立下がｂ点時刻ｔｃで出力信号Ｑ１を反転し、続
くクロック信号の立下がシ点時刻ｔｄで、フリップフロ
ップ（２）の出力信号ＯＵＴが反転する。従って、チャ
タリングｃｈ３の除去された出力信号ＯＵＴを得る。
、フリップフロップ（１）Ｆｉミクロツク号ＯＬＫの立
下がｂ点時刻ｔ１で直ちに出力信号Ｑ１を反転しチャタ
リングの発生開始を検出する。しかし１次のクロック信
号ＯＬＫの立下がシ点時刻ｔｂでの入力信号が“Ｈ”レ
ベルであるため、フリップフロップ（２）の出力信号０
１ＪＴは変化しない。クロック信号ＯＬＫの立下がり点
での入力信号ＩＮが”Ｈ゛レベルある間はこの状態が継
続する。フリップフロップ（１）Ｆｉ、クロック信号Ｏ
ＬＫの立下がｂ点時刻ｔｃで出力信号Ｑ１を反転し、続
くクロック信号の立下がシ点時刻ｔｄで、フリップフロ
ップ（２）の出力信号ＯＵＴが反転する。従って、チャ
タリングｃｈ３の除去された出力信号ＯＵＴを得る。
従来のチャタリング除去回路は以上のように構成されて
いるので、フリップフロップ（２）のクロック信号ＯＬ
Ｋの立下がシ時のデータ入力には、その出力信号ＯＵＴ
用いた１クロック周期前のデータと入力信号ＩＮの論理
積が常に与えられるから、入力信号の後部のチャタリン
グ発生状況によっては、そのチャタリングの除去に多大
な時間を有するという問題点があった。
いるので、フリップフロップ（２）のクロック信号ＯＬ
Ｋの立下がシ時のデータ入力には、その出力信号ＯＵＴ
用いた１クロック周期前のデータと入力信号ＩＮの論理
積が常に与えられるから、入力信号の後部のチャタリン
グ発生状況によっては、そのチャタリングの除去に多大
な時間を有するという問題点があった。
この発明は上記のような問題点を解決するためになされ
たもので、入力信号の後部のチャタリングに対する除去
時間を短くできるチャタリング除去回路を得ることを目
的とする。
たもので、入力信号の後部のチャタリングに対する除去
時間を短くできるチャタリング除去回路を得ることを目
的とする。
（ａ題を解決するための手段〕
この発明に係るチャタリング除去回路は、３個のフリッ
プフロップを備え、第１のフリップフロップで検出した
チャタリングの発生をｌクロッ、り周期分保持する第２
のフリップフロップと、このフリップフロップの出力と
入力信号を入力とする０Ｒゲ一ト回路を付加し、その０
Ｒゲ一ト回路の出力を第３フリツプフロツプのリセット
入力としたものである。
プフロップを備え、第１のフリップフロップで検出した
チャタリングの発生をｌクロッ、り周期分保持する第２
のフリップフロップと、このフリップフロップの出力と
入力信号を入力とする０Ｒゲ一ト回路を付加し、その０
Ｒゲ一ト回路の出力を第３フリツプフロツプのリセット
入力としたものである。
この発明においては、第２のフリップ７０ツブが第１の
フリップフロッグで検出した入力信号の後部のチャタリ
ングの発生を１クロック周期分保持し、第２のフリップ
フロップの出力と入力信号を入力とするＯＲゲートの出
力が、上記チャタリングの発生を検出した次のクロック
周期中に起こる入力信号の変化を検出し、さらに第３の
フリップフロップの状態をリセットするから、この第３
のフリップフロップの出力からは入力信号の後部のチャ
タリングが除去された信号が帰られる。
フリップフロッグで検出した入力信号の後部のチャタリ
ングの発生を１クロック周期分保持し、第２のフリップ
フロップの出力と入力信号を入力とするＯＲゲートの出
力が、上記チャタリングの発生を検出した次のクロック
周期中に起こる入力信号の変化を検出し、さらに第３の
フリップフロップの状態をリセットするから、この第３
のフリップフロップの出力からは入力信号の後部のチャ
タリングが除去された信号が帰られる。
第１図はこの発明の一実施例を示す回路図であシ、（１
）〜（３）、（５）は第３図に示した従来回路と同一の
ものである。
）〜（３）、（５）は第３図に示した従来回路と同一の
ものである。
図にかいて（１）はフリップフロップ、（２）はＡＮＤ
ゲート回路、（３）ＨＯＲゲート回路、（５）ＦｉＯＲ
ゲート回路、 （６）Ｆｉミツリップフロップ（７）
はＯＲゲ−ト回路、（８）はフリップフロップである。
ゲート回路、（３）ＨＯＲゲート回路、（５）ＦｉＯＲ
ゲート回路、 （６）Ｆｉミツリップフロップ（７）
はＯＲゲ−ト回路、（８）はフリップフロップである。
々お、フリップフロップ（１）のデータ入力には入力信
号ＩＮが接続され、クロック入力にはクロック信号ＯＬ
Ｋが接続されている。ゲート回路（２）の一方の入力に
は前記入力信号ＩＮが接続されている。このゲート回路
（２）の出力と、前記フリップフロップ（１）の出力は
ゲート回路（３）の入力に導かれ、その出力はフリップ
フロップ（８）のデータ入力に接続されている。また、
フリップに フロップ（８）のクロック入力は前記クロック信号へ ＯＬＫが与えられ、フリップフロップ（８）の出力は前
記ゲート回路（２）の他方の入力と、ゲート回路（５）
の一方の入力に接続されている。このゲート回路（５）
の他方の入力には創記入力信号ＩＮが与えられ、その出
力は前記フリップフロップ（１）のリセット入力に接続
されている。フリップ７０ツブ（６）のデータ入力には
前記フリップフロップ（１）の出力が接続されている。
号ＩＮが接続され、クロック入力にはクロック信号ＯＬ
Ｋが接続されている。ゲート回路（２）の一方の入力に
は前記入力信号ＩＮが接続されている。このゲート回路
（２）の出力と、前記フリップフロップ（１）の出力は
ゲート回路（３）の入力に導かれ、その出力はフリップ
フロップ（８）のデータ入力に接続されている。また、
フリップに フロップ（８）のクロック入力は前記クロック信号へ ＯＬＫが与えられ、フリップフロップ（８）の出力は前
記ゲート回路（２）の他方の入力と、ゲート回路（５）
の一方の入力に接続されている。このゲート回路（５）
の他方の入力には創記入力信号ＩＮが与えられ、その出
力は前記フリップフロップ（１）のリセット入力に接続
されている。フリップ７０ツブ（６）のデータ入力には
前記フリップフロップ（１）の出力が接続されている。
また、フリップフロップ（６）のクロック入力には前記
クロック信号ＯＬＫが与えられ、フリップフロップ（６
）の出力はゲート回路（７）の一方の入力に接続されて
いる。このゲート回路（７）の他方の入力には前記入力
信号ＩＮが与えられ、その出力は前記フリップフロップ
（８）のリセット入力に接続されている次に動作を第２
図に示す動作波形図を用いて説明する。
クロック信号ＯＬＫが与えられ、フリップフロップ（６
）の出力はゲート回路（７）の一方の入力に接続されて
いる。このゲート回路（７）の他方の入力には前記入力
信号ＩＮが与えられ、その出力は前記フリップフロップ
（８）のリセット入力に接続されている次に動作を第２
図に示す動作波形図を用いて説明する。
入力信号ＩＮの頭部で、チャタリングｃｈｉが発生して
いるときは、チャタリングパルスが”Ｌ°レベルになる
度にフリップ７０ツブ（１）はリセットされその出力信
号Ｑ１は変化しない。
いるときは、チャタリングパルスが”Ｌ°レベルになる
度にフリップ７０ツブ（１）はリセットされその出力信
号Ｑ１は変化しない。
フリップフロップ（１）はチャタリングｃｈｉが無く欧
ってから最初のクロック信号の立下がシで出力が反転さ
れる。これにより次のクロック信号ＯＬＫの立下がｂで
、フリップフロップ（８）の出力信号ＯＵＴが反転する
。従って、チャタリングｃｈｉの除去された出力信号Ｏ
ＵＴを帰るここで途中で入力信号ＩＮにチャタリングｃ
ｈ２が発生すると、フリップフロップ（１）Ｆｉ直ちに
反転してその出力信号Ｑ１はとぎれ８次のクロック′信
号ＯＬＫの立下がシで再び反転する。しかしフリップフ
ロップ（８）は、その出力信号ＯＵＴがゲート回路（２
）及び（３）を介して帰還されているので、フリップフ
ロップ（１）の出力信号Ｑ１がとぎれても９次のクロッ
ク信号ＯＬＫの立下がｂｔでは反転することがない。し
たがって、チャタリングｃｈ２による断の時間が、クロ
ック信号ＯＬＫの１周期以下であるならば。
ってから最初のクロック信号の立下がシで出力が反転さ
れる。これにより次のクロック信号ＯＬＫの立下がｂで
、フリップフロップ（８）の出力信号ＯＵＴが反転する
。従って、チャタリングｃｈｉの除去された出力信号Ｏ
ＵＴを帰るここで途中で入力信号ＩＮにチャタリングｃ
ｈ２が発生すると、フリップフロップ（１）Ｆｉ直ちに
反転してその出力信号Ｑ１はとぎれ８次のクロック′信
号ＯＬＫの立下がシで再び反転する。しかしフリップフ
ロップ（８）は、その出力信号ＯＵＴがゲート回路（２
）及び（３）を介して帰還されているので、フリップフ
ロップ（１）の出力信号Ｑ１がとぎれても９次のクロッ
ク信号ＯＬＫの立下がｂｔでは反転することがない。し
たがって、チャタリングｃｈ２による断の時間が、クロ
ック信号ＯＬＫの１周期以下であるならば。
出力信号ＯＵＴはチャタリングｃｈ２の除去された信号
となる。
となる。
入力信号ＩＮの後尾でチャタリングｇｈ３が発生すると
、フリップフロップ（１）はクロック信号ＯＬＫの立下
がｂ点時刻ｔ１で直ちに出力信号Ｑｌを反転しチャタリ
ングの発生開始を検出する。次のクロック信号ＯＬＫの
立下がｂ点時刻ｔｂでフリップフロップ（６１の出力信
号Ｑ２は反転する。次のクロック信号ＯＬＫの立下がシ
１での間の時刻ｔｃに入力信号が反転すると。
、フリップフロップ（１）はクロック信号ＯＬＫの立下
がｂ点時刻ｔ１で直ちに出力信号Ｑｌを反転しチャタリ
ングの発生開始を検出する。次のクロック信号ＯＬＫの
立下がｂ点時刻ｔｂでフリップフロップ（６１の出力信
号Ｑ２は反転する。次のクロック信号ＯＬＫの立下がシ
１での間の時刻ｔｃに入力信号が反転すると。
ＯＲゲート回路（７）の出力は直ちに反転し、フリップ
フロップ（８）の状態はリセットされ、フリップフロッ
プ（８）の出力信号ＯＵＴが反転する。さらに、ＯＲゲ
ート回路（５）の出力も反転し、フリップフロップ（１
）の状態はリセットされるから。
フロップ（８）の状態はリセットされ、フリップフロッ
プ（８）の出力信号ＯＵＴが反転する。さらに、ＯＲゲ
ート回路（５）の出力も反転し、フリップフロップ（１
）の状態はリセットされるから。
時刻ｔｃ発降のチャタリング発生状況に影響されること
ないチャタリングｃｈ３の除去された出力信号ＯＵＴを
直ちに褥る。
ないチャタリングｃｈ３の除去された出力信号ＯＵＴを
直ちに褥る。
以上のようにこの発明によれば、第１のフリップ”フロ
ップで検出したチャタリングの発生を１クロック周期分
保持する第２のフリップフロップと、このフリップフロ
ップの出力と入力信号を入力とするＯＲゲート回路を付
加し、その０Ｒゲ一ト回路の出力を第３のフリップフロ
ップのリセット入力としたので、チャタリングの発生を
検出した次の入力クロック周期中に起こる入力信号の変
化を検出し、さらに第３のフリップフロップの状態をリ
セットするから、入力信号の後部のチャタリングに対す
る除去時間を短くできるという効果がある。
ップで検出したチャタリングの発生を１クロック周期分
保持する第２のフリップフロップと、このフリップフロ
ップの出力と入力信号を入力とするＯＲゲート回路を付
加し、その０Ｒゲ一ト回路の出力を第３のフリップフロ
ップのリセット入力としたので、チャタリングの発生を
検出した次の入力クロック周期中に起こる入力信号の変
化を検出し、さらに第３のフリップフロップの状態をリ
セットするから、入力信号の後部のチャタリングに対す
る除去時間を短くできるという効果がある。
第１図はこの発明の一実施例を示す回路図。
第２図は一実施例回路の回路動作波形図、第３図は従来
例を示す回路図、第４図は従来例回路の回路動作波形図
である。 図において、 （１）、 （４１，（Ｒ１，（８）はフ
リップフロップ、（２）はＡＮＤゲート回路、 （３）
、 （１５）、 （７）はＯＲゲート回路である。 なに、各図中同一符号は同−又は相当部分を示す。
例を示す回路図、第４図は従来例回路の回路動作波形図
である。 図において、 （１）、 （４１，（Ｒ１，（８）はフ
リップフロップ、（２）はＡＮＤゲート回路、 （３）
、 （１５）、 （７）はＯＲゲート回路である。 なに、各図中同一符号は同−又は相当部分を示す。
Claims (1)
- 入力信号をデータ入力とし外部から与えられるクロック
信号をクロック入力とする第１のフリップフロップと、
この第１のフリップフロップの出力をデータ入力とし前
記クロック信号をクロック入力とする第２のフリップフ
ロップと、この第２のフリップフロップの出力及び前記
入力信号を入力とする第１のＯＲゲート回路と、前記入
力信号を一方の入力とするＡＮＤゲート回路と、このＡ
ＮＤゲート回路の出力及び前記第１のフリップフロップ
の出力を入力とする第２のＯＲゲート回路と、この第２
のＯＲゲート回路の出力をデータ入力とし上記クロック
信号をクロック入力とし上記第１のＯＢゲート回路の出
力をリセット入力としその出力を前記ＡＮＤゲート回路
の他方の入力信号とする第３のフリップフロップと、第
３のフリップフロップの出力及び前記入力信号を入力と
しその出力を前記第１のフリップフロップのリセット入
力に与える第３のＯＲゲート回路と、を備えたことを特
徴とするチャタリング除去回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2052953A JPH03254519A (ja) | 1990-03-05 | 1990-03-05 | チャタリング除去回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2052953A JPH03254519A (ja) | 1990-03-05 | 1990-03-05 | チャタリング除去回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03254519A true JPH03254519A (ja) | 1991-11-13 |
Family
ID=12929244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2052953A Pending JPH03254519A (ja) | 1990-03-05 | 1990-03-05 | チャタリング除去回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03254519A (ja) |
-
1990
- 1990-03-05 JP JP2052953A patent/JPH03254519A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4134073A (en) | Clock system having adaptive synchronization feature | |
| JPH03254519A (ja) | チャタリング除去回路 | |
| JPS638612B2 (ja) | ||
| ITMI991386A1 (it) | Circuito per realizzaione di un tempo minimo di wake - up nei circuiti logici di wake - up | |
| US6175257B1 (en) | Integrated circuit comprising a master circuit working at a first frequency to control slave circuits working at a second frequency | |
| JP2556918Y2 (ja) | Ｉｃ試験装置の波形制御回路 | |
| JP4122128B2 (ja) | エッジ検出回路 | |
| JPH10126231A (ja) | チャタリング除去回路 | |
| JPS6076807A (ja) | クロツク整形回路 | |
| JP2785075B2 (ja) | パルス遅延回路 | |
| JP3425580B2 (ja) | 半導体集積回路のテスト信号発生回路 | |
| KR100237298B1 (ko) | 인터럽트 신호 발생 제어 장치 | |
| JPS5850060A (ja) | 電子式卓上計算機 | |
| JPH0147935B2 (ja) | ||
| JPH07264020A (ja) | 内部クロック生成回路 | |
| KR100760948B1 (ko) | 입력 변화 감지 회로 | |
| JPS63220617A (ja) | ノイズ除去回路 | |
| KR100206906B1 (ko) | 타이머/카운터 회로 | |
| JPH0537306A (ja) | フリツプフロツプ回路 | |
| JPS601644B2 (ja) | タイミングパルス発生回路 | |
| JPH04186913A (ja) | エッジ検出回路 | |
| JPS6010355A (ja) | 中央処理装置の使用率測定方式 | |
| KR980006918A (ko) | 50% 듀티 사이클 데이타 발생기(50% Duty Cycle Data Generator) | |
| JPS6359017A (ja) | パルス発生回路 | |
| JPH0843501A (ja) | モード設定回路 |