JPH0325519A - Timer control method - Google Patents

Timer control method

Info

Publication number
JPH0325519A
JPH0325519A JP1159443A JP15944389A JPH0325519A JP H0325519 A JPH0325519 A JP H0325519A JP 1159443 A JP1159443 A JP 1159443A JP 15944389 A JP15944389 A JP 15944389A JP H0325519 A JPH0325519 A JP H0325519A
Authority
JP
Japan
Prior art keywords
timer
built
timeout
processing program
microcomputer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1159443A
Other languages
Japanese (ja)
Inventor
Yuten Ohira
大平 勇典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Denki Electric Inc
Original Assignee
Yagi Antenna Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yagi Antenna Co Ltd filed Critical Yagi Antenna Co Ltd
Priority to JP1159443A priority Critical patent/JPH0325519A/en
Publication of JPH0325519A publication Critical patent/JPH0325519A/en
Pending legal-status Critical Current

Links

Landscapes

  • Programmable Controllers (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、マイクロコンピュータ内部に設けられた内蔵
タイマを利用して、複数のタイマ制御を行うマイクロコ
ンピュータ応用装置に用いられるタイマ制御方式に関す
る。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a timer control method used in a microcomputer application device that controls a plurality of timers by using a built-in timer provided inside a microcomputer.

[従来の技術] マイクロコンピュータ内部に設けられた内蔵タイマを利
用して、タイマ制御を行う場合、一般に、マイクロコン
ピュータの内部レジスタの1つであるF R C (F
ree Runnlng Counter)とOCR(
Output Compave Register)を
利用する。
[Prior Art] When performing timer control using a built-in timer provided inside a microcomputer, generally FRC (F
ree Runnlng Counter) and OCR (
Output Compave Register).

すなわち、FRCは、マイクロコンピュータ応用装置内
の水晶発振子によって生戊されるマイクロコンピュータ
のシステムクロックによって規則的に「1」カウントず
つインクリメント(加算)されるレジスタである。タイ
マ制御を行う場合、OCRに一定のタイムアウト周期を
得るための任意の値をセットして、内蔵タイマを起動す
る。
That is, the FRC is a register that is regularly incremented (added) by a count of "1" by the microcomputer system clock generated by a crystal oscillator in the microcomputer application device. When performing timer control, an arbitrary value for obtaining a constant timeout period is set in the OCR, and the built-in timer is activated.

FRCがシステムクロックによって規則的に「1」イン
クリメントされ、OCRとその都度比較される。ここで
FRCの値がOCRに予めセットされている値と一致し
た場合、マイクロコンピュータは内蔵タイマのタイムア
ウトと判定し、タイムアウト処理プログラムを実行する
。
FRC is regularly incremented by "1" by the system clock and compared with OCR each time. If the value of FRC matches the value preset in OCR, the microcomputer determines that the built-in timer has timed out, and executes a timeout processing program.

ところで、従来のマイクロコンビュータ応用装置におけ
る内蔵タイマを利用したタイマ制御にあっては、マイク
ロコンピュータ内部に設けられた内蔵タイマナ数のタイ
マしか制御することができなかった。すなわち、内蔵タ
イマの数より多いタイマの制御を行うことができなかっ
た。
By the way, in timer control using built-in timers in conventional microcomputer application devices, it has been possible to control only as many timers as the built-in timers provided inside the microcomputer. That is, it was not possible to control more timers than the number of built-in timers.

[発明が解決しようとする課題] 上記したように、従来、マイクロコンピュータ内部の内
蔵タイマを利用して、タイマ制御を行う構成とした際に
、制御するタイマ数が内蔵タイマ数に限定されるという
問題があった。
[Problems to be Solved by the Invention] As described above, when a conventional configuration is configured to perform timer control using a built-in timer inside a microcomputer, the number of timers to be controlled is limited to the number of built-in timers. There was a problem.

本発明は上記のような点に鑑みなされたもので、内蔵タ
イマを利用してタイマ制御を行うマイクロコンピュータ
応用装置において、1つの内蔵タイマで複数タイマのa
aを可能とするタイマ制御方式を提供することを目的と
する。
The present invention has been made in view of the above points, and provides a microcomputer application device that performs timer control using a built-in timer.
The purpose of this invention is to provide a timer control method that enables the following.

[課題を解決するための手段] すなわち、本発明は、マイクロコンピュータ内部に設け
られた内蔵タイマが一定周期でタイムアウトする毎に、
例えばROMに格納されるタイマ割込み処理プログラム
を起動し、タイマ管理テーブル(TMB)内の各タイマ
に固有のタイムアウト周期に応じた値がセットされたカ
ウンタエリアの値を「1」ディクリメント(減算)シ、
その結果、カウンタ値がrOJになったタイマをタイム
アウトと判定するものである。
[Means for Solving the Problems] In other words, the present invention provides a system that each time a built-in timer provided inside a microcomputer times out at a certain period,
For example, start a timer interrupt processing program stored in ROM, and decrement (subtract) by 1 the value in the counter area, which is set with a value corresponding to the timeout period specific to each timer in the timer management table (TMB). C,
As a result, the timer whose counter value reaches rOJ is determined to have timed out.

[作 用] 上記の構或によれば、タイマ割込み処理プログラムがタ
イムアウトと判定された当該タイマに対するタイムアウ
ト処理プログラムを起動する。そして、起動されたタイ
ムアウト処理プログラムがタイムアウト処理を行うこと
により、1つの内蔵タイマを利用した複数のタイマに対
するタイマ制御が可能となる。
[Operation] According to the above structure, the timer interrupt processing program starts the timeout processing program for the timer that is determined to have timed out. Then, the activated timeout processing program performs timeout processing, thereby making it possible to perform timer control on a plurality of timers using one built-in timer.

[実施例] 以下、図面を参照して本発明の一実施例に係るタイマ制
御方式を説明する。
[Embodiment] Hereinafter, a timer control method according to an embodiment of the present invention will be described with reference to the drawings.

まず、第1図及びM2図を参照して、マイクロコンピュ
ータ応用装置の構成を説明する。マイクロコンピュータ
応用装gl11は、装置全体の制御を司るCPU22、
CPU22のシステムクロックを生成する水晶発振子2
1、CPU22を起動するための制御用プログラム24
、内部レジスタ23、制御用メモリ部25を備えている
。
First, the configuration of the microcomputer application device will be explained with reference to FIG. 1 and FIG. M2. The microcomputer application device gl11 includes a CPU 22 that controls the entire device;
Crystal oscillator 2 that generates the system clock for the CPU 22
1. Control program 24 for starting the CPU 22
, an internal register 23, and a control memory section 25.

制御用プログラム24は、例えばROM内に格納される
ものであって、メインプログラム24a1タイマ起動処
理プログラム24b1タイマ停止処理プログラム24c
5割込み処理プログラム24d1タイマ1のタイムアウ
ト処理プログラム24e1タイマ2のタイムアウト処理
プログラム24f1タイマ3のタイムアウト処理プログ
ラム24gより構成される。このうち、メインプログラ
ム24aは、各タイマ1,2.3に対する起動要求、停
止要求が発生した場合に、タイマ起動処理プログラム2
4b1タイマ停止処理プログラム24cを起動する。タ
イマ起動処理プログラム24b1タイマ停止処理プログ
ラム24cは、1つのタイマに対する起動、停止処理を
終了した時に、各制御をメインプログラム24aに渡す
ように構成されている。割込み処理プログラム24dは
、CPU22 (マイクロコンピュータ)内の内蔵タイ
マがタイムアウトした時に起動される。
The control program 24 is stored in a ROM, for example, and includes a main program 24a1 a timer start processing program 24b1 a timer stop processing program 24c.
5 interrupt processing program 24d1 timeout processing program for timer 1 24e1 timeout processing program for timer 2 24f1 timeout processing program for timer 3 24g. Among these, the main program 24a is a timer start processing program 2 when a start request or stop request for each timer 1, 2.3 is generated.
4b1 timer stop processing program 24c is started. The timer start processing program 24b1 and the timer stop processing program 24c are configured to pass each control to the main program 24a when the start and stop processing for one timer is completed. The interrupt processing program 24d is activated when the built-in timer in the CPU 22 (microcomputer) times out.

また、制御タイマ部25は、例えばRAMにて構成され
る管理テーブル(以下、TMB :↑lIer Man
agement Blockと称す)からなる。このT
MBは、各タイマ1.2.3の起動、停止、タイムアウ
トを管理するテーブルであって、各タイマ1,2.3毎
のカウンタエリアおよび初期エリ7 (25a〜25f
)を有する。
The control timer section 25 also includes a management table (hereinafter referred to as TMB) configured in RAM, for example.
block). This T
MB is a table that manages the start, stop, and timeout of each timer 1.2.3, and includes the counter area and initial area 7 (25a to 25f) for each timer 1 and 2.3.
).

第2図に示すように、カウンタエリア25a,25c,
25eには、それぞれタイマ起動要求が発生した時に、
タイマ起動処理プログラム24bによって、対応するタ
イマ1,2.3の初期値エリア25b,25d.25f
の値がコピーされる。
As shown in FIG. 2, counter areas 25a, 25c,
25e, when a timer start request occurs,
The timer activation processing program 24b sets the initial value areas 25b, 25d, . 25f
The value of is copied.

カウンタエリア25a,25c,25eは、内蔵タイマ
のタイムアウト時に起動される割込み処理プログラム2
4dによって、それぞれ「1」カウントずつディクリメ
ントされる。
Counter areas 25a, 25c, and 25e contain an interrupt processing program 2 that is activated when the built-in timer times out.
4d, each count is decremented by "1".

ここで、初期値エリア25b.25d.25fの値は、
各タイマ1,2.3のタイムアウト周期に応じてメイン
プログラム24aで初期設定される。すなわち、例えば
CPU22内の内蔵タイマのタイムアウト周期がlms
ecとして、タイムアウト周期10msec,20ms
ec,30msecのタイマを設定する場合には、各タ
イマ1.2.3の初期値エリア25b,25d.25f
に10.20、30の値をメインプログラム24aにて
初期設定する。
Here, initial value area 25b. 25d. The value of 25f is
Initial settings are made by the main program 24a according to the timeout period of each timer 1, 2.3. That is, for example, the timeout period of the built-in timer in the CPU 22 is lms.
As ec, timeout period 10msec, 20ms
ec, 30msec timer, the initial value areas 25b, 25d. 25f
The values of 10.20 and 30 are initially set in the main program 24a.

また、各タイマ1.2.3のタイムアウト処理プログラ
ム24e,24f,24gはそれぞれ対応するタイマ1
,2.3のカウントエリア25a.25c,25eが「
0」になった時、割込み処理プログラム24dによって
個別に起動され、そのタイムアウト処理の終了時に、各
制御を割込み処理プログラム24dに渡すように構成さ
れている。
In addition, the timeout processing programs 24e, 24f, and 24g of each timer 1.2.3 are executed by the corresponding timer 1.
, 2.3 count area 25a. 25c and 25e are “
0'', they are individually activated by the interrupt processing program 24d, and when the timeout processing ends, each control is passed to the interrupt processing program 24d.

内部レジスタ23は、F R C (Free Run
nlngCounter) 2 3 a SO C R
 (Output CompareRegister)
 2 3 bより構成される,FRC23aは、水晶発
振子21によって生成されるCPU22のシステムクロ
ックによって、規則的にインクリメントされるレジスタ
である。OCR23bには、割込み処理プログラム24
d1タイマ起動処理プログラム24bにおいて、内蔵タ
イマを起動する際、一定のタイムアウト周期を得るため
の任意の値がセットされる。
The internal register 23 is FRC (Free Run
nlngCounter) 2 3 a SO C R
(Output Compare Register)
The FRC 23a is a register that is regularly incremented by the system clock of the CPU 22 generated by the crystal oscillator 21. The OCR 23b includes an interrupt processing program 24.
In the d1 timer activation processing program 24b, an arbitrary value is set to obtain a constant timeout period when starting the built-in timer.

FRC23aがシステムクロックによって規則的にイン
クリメントされ、OCR23bとその都度比較される。
The FRC 23a is regularly incremented by the system clock and compared with the OCR 23b each time.

FRC23aの値がOCR23bに予めセットされてい
る値と一致した場合、CPU22は内蔵タイマのタイム
アウトと判定し、割込み処理プログラム24dを起動す
る。
If the value of the FRC 23a matches the value preset in the OCR 23b, the CPU 22 determines that the built-in timer has timed out, and starts the interrupt processing program 24d.

このような手続きにより、CPU22は内蔵タイマのタ
イムアウト周期を生成する。
Through such a procedure, the CPU 22 generates a timeout period for the built-in timer.

次に、第3図乃至第5図に示すフローチャートを参照し
て、本発明のタイマ制御方式を実現するマイクロコンピ
ュータプログラムの処理の流れを説明する。
Next, the flow of processing of a microcomputer program that implements the timer control method of the present invention will be explained with reference to the flowcharts shown in FIGS. 3 to 5.

メインプログラム24aにおいて、各タイマ1,2.3
に対する起動要求が発生した場合、メインプログラム2
4aはタイマ起動処理プログラム24bを起動する。
In the main program 24a, each timer 1, 2.3
If a startup request occurs for main program 2,
4a starts the timer start processing program 24b.

タイマ起動処理プログラム24bは、第3図に示すよう
に、タイマ1,2.3のうち、どのタイマに対する起動
要求が発生したのかを判断する(ステップ100〜10
2)。そして、そのタイマに応じて、制御用メモリ部2
5内の初期値エリア25b,25d,25fに設定され
ている初期値をカウンタエリア25a,25c,25e
にコピーする(ステップ103〜105)。
As shown in FIG. 3, the timer activation processing program 24b determines which of timers 1, 2.3, a activation request has been made (steps 100 to 10).
2). Then, according to the timer, the control memory section 2
The initial values set in the initial value areas 25b, 25d, and 25f in the counter areas 25a, 25c, and 25e
(Steps 103 to 105).

さらに、内部レジスタ23のOCR23bに、一定のタ
イムアウト周期を得るための任意の値をセットし、FR
C23aをrOJクリアして、CPU22内の内蔵タイ
マを起動し、内蔵タイマのタイムアウトによるタイマ割
込みを受け付けるようにする(ステップ106)。上記
処理終了後、制御をメインプログラム24aに渡i。
Furthermore, an arbitrary value is set in the OCR 23b of the internal register 23 to obtain a constant timeout period, and the FR
C23a is cleared rOJ, the built-in timer in the CPU 22 is activated, and a timer interrupt due to a timeout of the built-in timer is accepted (step 106). After the above processing is completed, control is passed to the main program 24a.

メインプログラム24aにおいて、各タイマ1,2.3
に対する停止要求が発生した場合、メインプログラム2
4aはタイマ停止処理プログラム24cを起動する。
In the main program 24a, each timer 1, 2.3
If a request to stop occurs, main program 2
4a starts the timer stop processing program 24c.

タイマ停止処理プログラム24cは、第4図に示すよう
:;タイマ1,2.3のうち、どのタイマに対する停止
要求が発生したのかを判断する(ステップ200〜20
2)。そして、そのタイマに応じて、カウンタエリア2
5a,25c,25e内のカウンタ値を「0」クリアす
る(ステップ203〜205)。
As shown in FIG. 4, the timer stop processing program 24c determines which timer among timers 1, 2.
2). Then, according to the timer, counter area 2
The counter values in 5a, 25c, and 25e are cleared to "0" (steps 203 to 205).

さらに、タイマ1.2.3に対応するカウンタエリア2
5a,25c,25e内のカウンタ値がrOJか否かを
調べ(ステップ206)、すべて「0」の場合は、内部
レジスタ23のOCR23b,FRC23aを「0」ク
リアして内蔵タイマを停止し、内蔵タイマのタイムアウ
トによるタイマ割込みを禁止する(ステップ207)。
Furthermore, counter area 2 corresponding to timer 1.2.3
Check whether the counter values in 5a, 25c, and 25e are rOJ (step 206), and if they are all "0", clear the OCR23b and FRC23a of the internal register 23 to "0", stop the built-in timer, and Timer interrupts due to timer timeout are prohibited (step 207).

上記処理終了後、制御をメインプログラム24aに渡す
。
After the above processing is completed, control is passed to the main program 24a.

一方、割込み処理プログラム24d1内蔵タイマがタイ
ムアウトしたときに起動されるタイマ割込み処理である
。
On the other hand, this is a timer interrupt process that is started when the built-in timer of the interrupt process program 24d1 times out.

割込み処理プログラム24dは、まず、タイマ1に対応
するカウンタエリア25a内のカウンタ値が「0」か否
かを調べる(ステップ300)。
The interrupt processing program 24d first checks whether the counter value in the counter area 25a corresponding to timer 1 is "0" (step 300).

ここで、カウンタ値がrOJでない場合、カウンタエリ
ア25a内のカウンタ値を「1」デイクリメントし(ス
テップ301) そのカウンタ値が「0」になったか否
かを調べる(ステ・ソプ302)。カウンタ値が「0」
であれば、タイマ1はタイムアウトしたものと判定し、
タイマ1のタイムアウト処理プログラム24eをサブノ
レーチンコールする(ステップ303)。
Here, if the counter value is not rOJ, the counter value in the counter area 25a is decremented by "1" (step 301), and it is checked whether the counter value has become "0" (step 302). Counter value is "0"
If so, timer 1 is determined to have timed out,
The timeout processing program 24e of the timer 1 is sub-called (step 303).

以下、タイマ2.タイマ3に対しても、上記タイマ1と
同様の処理を行う(ステップ304〜3 1 1)。
Below, timer 2. The same processing as that for timer 1 is performed for timer 3 as well (steps 304 to 311).

各タイマ1,2.3のそれぞれに対する処理終了後、各
タイマ1,2.3に対応するカウンタエリア25a,2
5c,25e内のカウンタ値が「0」か否を調べ(ステ
ップ312)、上記カウンタ値がすべて「0」の場合、
内部レジスタ23のFRC23aとOCR23bを「0
」クリアして内蔵タイマを停止し、内蔵タイマのタイム
アウトによるタイマ割込みを禁止する(ステップ314
)。
After completing the processing for each timer 1, 2.3, counter areas 25a, 2 corresponding to each timer 1, 2.3
It is checked whether the counter values in 5c and 25e are "0" (step 312), and if the above counter values are all "0",
Set FRC23a and OCR23b of internal register 23 to “0”.
” is cleared to stop the built-in timer and prohibit timer interrupts due to built-in timer timeout (step 314).
).

一方、上記カウンタ値がすべて「0」でない場合、OC
R23bに一定のタイムアウト周期を得る任意の値をセ
ットし、FRC23aを「0」クリアして内蔵タイマを
起動し、内蔵タイマのタイムアウトによるタイマ割込み
を受け付けるようにする(ステップ313)。
On the other hand, if all the above counter values are not "0", the OC
An arbitrary value that obtains a constant timeout period is set in R23b, FRC23a is cleared to "0", the built-in timer is activated, and a timer interrupt due to a timeout of the built-in timer is accepted (step 313).

このように、1つの内蔵タイマをブロクラムによってソ
フトウエア処理することにより、複数タイマの制御を行
うことができる。したがって、タイマの数が内蔵タイマ
の数より多い場合であっても、制御することができる。
In this way, multiple timers can be controlled by software processing one built-in timer using the block diagram. Therefore, even if the number of timers is greater than the number of built-in timers, it can be controlled.

[発明の効果] 以上のように本発明によれば、内蔵タイマを利用してタ
イマ制御を行うマイクロコンピュータ応用装置において
、1つの内蔵タイマをマイクロコンピュータ応用装置内
のプログラムによってソフトウエア処理することにより
、複数のタイマ制御を行うことができ、内蔵のタイマの
有効利用が可能となる。
[Effects of the Invention] As described above, according to the present invention, in a microcomputer application device that performs timer control using a built-in timer, by software processing one built-in timer by a program in the microcomputer application device, , multiple timer control can be performed, and the built-in timer can be used effectively.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例に係るマイクロコンピュータ
応用装置の構戊を示すプロ・ンク図、第2図は同実施例
におけるテーブルアクセスを示す図、第3図乃至第5図
は同実施例の動作を説明するためのフローチャートであ
る。 11・・・マイクロコンピュータ応用装置、21・・・
水晶発振子、22゜・・・CPU,23・・・内部レジ
スタ、24・・・制御用プログラム、25・・・制御用
メモリ部。 第1図
FIG. 1 is a diagram showing the structure of a microcomputer application device according to an embodiment of the present invention, FIG. 2 is a diagram showing table access in the embodiment, and FIGS. 3 to 5 are diagrams showing the same implementation. 12 is a flowchart for explaining an example operation. 11... Microcomputer application device, 21...
Crystal oscillator, 22°...CPU, 23...Internal register, 24...Control program, 25...Control memory section. Figure 1

Claims (1)

【特許請求の範囲】 マイクロコンピュータ内部に設けられた内蔵タイマを利
用して、複数のタイマ制御を行うマイクロコンピュータ
応用装置において、 一定周期でタイムアウトする内蔵タイマと、任意に設定
可能なタイムアウト周期を有する複数のタイマと、 この各タイマに固有のタイムアウト周期に応じた値がセ
ットされる複数のカウンタエリアを有するテーブルと、 上記内蔵タイマが一定周期でタイムアウトする毎に、上
記テーブル内の上記各カウンタエリアの値を減算する減
算手段と、 この減算手段によって「0」カウントになった上記各カ
ウンタエリアに対応する上記タイマのタイムアウト処理
を実行するタイムアウト処理手段とを具備したことを特
徴とするタイマ制御方式。
[Scope of Claim] A microcomputer application device that controls multiple timers using a built-in timer provided inside a microcomputer, which has a built-in timer that times out at a constant cycle and a timeout cycle that can be set arbitrarily. A table having a plurality of timers and a plurality of counter areas in which values are set according to the timeout period specific to each timer, and each of the above counter areas in the table each time the built-in timer times out at a fixed period. A timer control method characterized by comprising a subtraction means for subtracting the value of , and a timeout processing means for executing timeout processing of the timer corresponding to each of the counter areas whose count has become "0" by the subtraction means. .
JP1159443A 1989-06-23 1989-06-23 Timer control method Pending JPH0325519A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1159443A JPH0325519A (en) 1989-06-23 1989-06-23 Timer control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1159443A JPH0325519A (en) 1989-06-23 1989-06-23 Timer control method

Publications (1)

Publication Number Publication Date
JPH0325519A true JPH0325519A (en) 1991-02-04

Family

ID=15693865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1159443A Pending JPH0325519A (en) 1989-06-23 1989-06-23 Timer control method

Country Status (1)

Country Link
JP (1) JPH0325519A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH056236A (en) * 1991-06-28 1993-01-14 Nec Corp Timer for information processor
JP2008191803A (en) * 2007-02-02 2008-08-21 Fujitsu Ltd Fault monitoring device for timer circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH056236A (en) * 1991-06-28 1993-01-14 Nec Corp Timer for information processor
JP2008191803A (en) * 2007-02-02 2008-08-21 Fujitsu Ltd Fault monitoring device for timer circuit

Similar Documents

Publication Publication Date Title
JPH0328933A (en) Task control method
JPH03122893A (en) Dram refreshing system
JP4258137B2 (en) Monitoring device
JPH04205152A (en) Monitor device for controller
JPH0355657A (en) Shared memory access method for multi-task/multi-processor system
JPH0325653A (en) On-line command control system
JPH03282903A (en) Task control method in communication system for programmable controller
JPS6033654A (en) Inter-microprocessor data transferring system
JPS605302A (en) Programming method of sequence controller
JP3011471B2 (en) Control method of form output processing
JPS622684Y2 (en)
JPH04275635A (en) Constant cycle processing system
JPH096623A (en) Overlay control method for program
JPS616704A (en) Programmable controller
JPH0224703A (en) Numerical controller
JPH01185733A (en) Input/output emulation system
JPH07287608A (en) Duplex synchronous control device for programmable controller
JPS63140345A (en) In-processor information dumping system
JPS6252646A (en) Detecting device for run away of processor
JPS58114118A (en) Device controlling system
JPH03139703A (en) Timer instruction processing system of programmable controller
JPS6027419B2 (en) interrupt control device
JPH0131223B2 (en)
JPH04149893A (en) Refresh control system
JPH04332056A (en) Microcomputer