JPH0325552A - Bus connector - Google Patents
Bus connectorInfo
- Publication number
- JPH0325552A JPH0325552A JP15950689A JP15950689A JPH0325552A JP H0325552 A JPH0325552 A JP H0325552A JP 15950689 A JP15950689 A JP 15950689A JP 15950689 A JP15950689 A JP 15950689A JP H0325552 A JPH0325552 A JP H0325552A
- Authority
- JP
- Japan
- Prior art keywords
- level
- processing
- input
- output device
- change
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 5
- 208000033748 Device issues Diseases 0.000 claims description 2
- 238000000034 method Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は,データ処理装置、さらに詳しく言えば,中央
処理装置から更新された処理レベルの変更通知を、入出
力装置に対して伝遍するバス接続装置に関する。[Detailed Description of the Invention] (Industrial Application Field) The present invention disseminates a processing level change notification updated from a data processing device, more specifically, a central processing unit, to input/output devices. It relates to a bus connection device.
(従来の技術)
従来,この橿のデータ処理装置は、各入出力装置の割込
み処理起Wh9求に対し、中央処理装置の処理レベルに
より割込み受付oT能か否かを中央処理装置が判断して
かシ、受付不可の場合には要求元入出力装置に対し,割
込み受付不可の応答を返していた。(Prior art) Conventionally, in this type of data processing device, the central processing unit determines whether or not the interrupt is capable of accepting an interrupt based on the processing level of the central processing unit in response to an interrupt processing request Wh9 from each input/output device. Otherwise, if the interrupt could not be accepted, a response indicating that the interrupt could not be accepted was returned to the requesting input/output device.
割込み受付不可の応答を受け取った場合,その入出力装
置は,中央処理装置よク処理レベルの変更通知を待つこ
ととなる(ペンディング状態)。When receiving a response indicating that interrupts cannot be accepted, the input/output device waits for notification of a change in the processing level from the central processing unit (pending state).
そして中央処理装置から処理レベル変更通知を受け取る
と、ペンディング状態にあった入出力装置は,再度割込
み処理起動要求を行なうこととなる。Then, upon receiving a processing level change notification from the central processing unit, the input/output device that was in the pending state requests interrupt processing activation again.
したがって,バス接続装置を設けてバスを増設し,バス
に接続された入出力装置を多重に使用する処理にかいて
は,各レベルの変更毎にペンディング中の入出力装置よ
ジ割込み処理要求が発生していた。Therefore, when processing to increase the number of buses by installing a bus connection device and using multiple input/output devices connected to the bus, interrupt processing requests for pending input/output devices are generated each time the level is changed. It was occurring.
(発明が解決しようとする課題)
従来の情報処理装置では,このように中央処理装置から
処理レベル変更通知を受信する度に中央処理装置へ割込
みI8′fjjA要求が発生していたので,中央処理装
置の処理能力かよび共通バスと増設バスの転送処理能力
が低下するという問題点があった。(Problem to be Solved by the Invention) In conventional information processing devices, an interrupt I8'fjjA request is generated to the central processing unit every time a processing level change notification is received from the central processing unit. There is a problem in that the processing capacity of the device and the transfer processing capacity of the common bus and the extension bus are reduced.
本発明の目的は上記欠点を解決するもので,入出力装置
の増設によっても,中央処理装置の処理レベル変更時の
処理能力の低下がなく,かつ,共通バスと増設バスの転
送処理能力の低下がないバス接続装fItを提供するこ
とにある。An object of the present invention is to solve the above-mentioned drawbacks, and the purpose of the present invention is to prevent the processing capacity from decreasing when changing the processing level of the central processing unit even when an input/output device is added, and to prevent the transfer processing capacity from decreasing between the common bus and the expansion bus. The object of the present invention is to provide a bus connection device fIt that does not require a bus connection fIt.
(課題を解決するための手段)
前記目的を達成するために本発明によるバス接続装置は
中央処理装置が接続されている共通バスと,増設した入
出力装置が接続されている増設バスとの間に接続され,
前記入出力装置が割込み処理起動要求を出した場合,こ
の割込み処理起@要求を前記中央処理装置に伝達し,中
央処理装置が割込み受付可能か否かの判断をし,受付不
可の応答を出した場合にはその受付不可の応答を割込み
処理起動要求を出した入出力装置に伝達し入出力装置が
待ち状態となタ,その後,中央処理装置が処理レベルの
変更通知を出した場合,変更通知を割込み処理起動要求
の待ち状態の入出力装置に伝達する,データ処理装置に
おけるバス接続装置にかいて.前記中央処理装置が増設
バスに接続された各入出力装置に対して出力する命令の
最も高い処理レベルを保持する処理レベルレジスタと,
前記中央処理装置からの変更後の処理レベルを格納する
変更レヘルレシスタと、前記変更レベルレジスタト処理
レベルレジスタの内容を比較するレベル比較回路と,前
記比較の結果,前記変更レベルレジスタ内の変更後の処
理レベルの方が低いときは増設バス上の入出力装置に対
し,変更通知を行ない,同レベル1たは高いレベルのと
きは変更通知を行なわない変更レベル伝達回路とを設け
て構敗してある。(Means for Solving the Problems) In order to achieve the above object, a bus connection device according to the present invention connects a common bus to which a central processing unit is connected and an extension bus to which added input/output devices are connected. connected to,
When the input/output device issues an interrupt processing start request, the interrupt processing start request is transmitted to the central processing unit, the central processing unit determines whether or not the interrupt can be accepted, and outputs a response indicating that the interrupt cannot be accepted. If the central processing unit issues a processing level change notification, the response is not accepted to the input/output device that issued the interrupt processing start request, and the input/output device goes into a waiting state. Concerning a bus connection device in a data processing device that transmits a notification to an input/output device that is waiting for an interrupt processing start request. a processing level register that holds the highest processing level of instructions output by the central processing unit to each input/output device connected to the expansion bus;
a change level register that stores the changed processing level from the central processing unit; a level comparison circuit that compares the contents of the changed level register; A change level transmission circuit that notifies the input/output device on the expansion bus when the processing level is lower, but does not notify the change when the processing level is 1 or higher. be.
(実 施例) 以下,図面を参照して本発明をさらに詳しく説明する。(Example) Hereinafter, the present invention will be explained in more detail with reference to the drawings.
第1図は本発明によるバス接続装置の一実施例を示すブ
ロック図である。FIG. 1 is a block diagram showing an embodiment of a bus connection device according to the present invention.
中央処理装置lは,入出力装置3または,入出力装t6
に対して,ある処理レベルの命令を出力する。The central processing unit l is connected to the input/output device 3 or the input/output device t6.
Outputs instructions at a certain processing level.
入出力装置6に対する命令は、バス接続装置4内の命令
受信レジスタ8にセットされ、増設バス5に伝達される
。同時に、その命令の処理レベルはレベル比較回路l1
にかいて,処理レベルレジスタ9の値と比較される。比
較の結果、命令の処理レベルの方が処理レベルレジスタ
9の値よク高いときは,処理レベルレジスタ9の更新を
行なう。一方,レベルが同じか,もしくは低い値のとき
は更新を行わない。A command for the input/output device 6 is set in a command reception register 8 in the bus connection device 4 and transmitted to the expansion bus 5. At the same time, the processing level of the instruction is determined by the level comparison circuit l1.
This is compared with the value of the processing level register 9. As a result of the comparison, if the processing level of the instruction is higher than the value in the processing level register 9, the processing level register 9 is updated. On the other hand, if the level is the same or a lower value, no update is performed.
その後,中央処理装置1に対し、入出力装置3または,
入出力装置6が割込み処理要求を実行する際,割込みレ
ベルをバス転送によジ中央処理装置1に伝達する。After that, the input/output device 3 or the
When the input/output device 6 executes an interrupt processing request, the interrupt level is transmitted to the central processing unit 1 by bus transfer.
中央処理装mlは実行中の処理のレベルよク高い場合は
、割込み処理受け付け応答を転送元の入出力装[31た
は,入出力装置6に返送する。If the level of the central processing unit ml is higher than that of the processing being executed, the central processing unit ml returns an interrupt processing acceptance response to the input/output device [31 or 6] that is the transfer source.
実行中の処理のレベルと同じかまたは低い場合は、割込
み処理受け付け不可応答を転送元の入出力装置3または
,入出力装t6に対し返し,割込み待ち(ペンディング
)状態にする。If the level is the same as or lower than the level of the process being executed, a response indicating that the interrupt process cannot be accepted is returned to the transfer source input/output device 3 or input/output device t6, and the input/output device t6 is placed in an interrupt waiting state.
中央処理装#lの処理レベル報告回路7ぱ、処理プログ
ラムの変史後の処理レベルを共通バス2に接続されてい
る入出力装置3レよびバス接続装置4に対して報告する
。The processing level reporting circuit 7 of the central processing unit #l reports the processing level of the processing program after the history has changed to the input/output device 3 connected to the common bus 2 and the bus connection device 4.
バス接続装置4ぱ,変更後の処理レベルを変更レベルレ
ジスタ10にセットし,レベル比較回路11によって比
較する。比較の結果、変更レベルレジスタ10の値が,
処理レベルレジスタ9の1直よジ高いかあるいは同じと
きは,増設バス5上には伝達せず,低いときは,変更レ
ベル伝達回路l2によって、増設バス5上の入出力装置
6に伝達丁る。The bus connection device 4 sets the changed processing level in the changed level register 10, and compares it with the level comparison circuit 11. As a result of the comparison, the value of change level register 10 is
If the processing level register 9 is higher than or equal to 1, it is not transmitted to the extension bus 5, and if it is lower, it is transmitted to the input/output device 6 on the extension bus 5 by the change level transmission circuit l2. .
割込み待ち状態の入出力装t6は、中央処理装置lの処
理レベル変更通知によジ,再割込み要求を起動する。The input/output device t6 in the interrupt waiting state activates a re-interrupt request in response to the processing level change notification from the central processing unit l.
(発明の効果)
以上、説明したように本発明は,入出力装置の増設を目
的としたバス接続装置において、中央処理装置に対する
割込み処理要求をバス接続装置内で処理するように構成
してあるので、入出力装置の増設に伴なう中央処理装置
の処理レベル変更時の処理能力の低下,かよび共通バス
と増設バスの転送処理能力の低下を防止することができ
るという効果がある。(Effects of the Invention) As described above, the present invention provides a bus connection device for the purpose of adding input/output devices, which is configured to process interrupt processing requests to the central processing unit within the bus connection device. Therefore, it is possible to prevent a decrease in the processing capacity when changing the processing level of the central processing unit due to the addition of input/output devices, and also to prevent a decrease in the transfer processing capacity of the common bus and the expansion bus.
第1図は,本発明によるバス接続装置の一実施例を示す
回路ブロック図である。
l・・・中央処理装置 2・・・共通バス3・・・入
出力制御装置A 4・・・バス接続装置5・・・増設
バス 6・・・入出力制御装置b7・・・処理レベル
報告回路
8・・・命令受信レジスタ
9・・・処理レベルレジスタ
10・・・変更レベルレジスタ
11・・・レベル比較回路
l2・・・変更レベル伝達回路FIG. 1 is a circuit block diagram showing an embodiment of a bus connection device according to the present invention. l... Central processing unit 2... Common bus 3... Input/output control device A 4... Bus connection device 5... Extension bus 6... Input/output control device b7... Processing level report Circuit 8...Instruction reception register 9...Processing level register 10...Change level register 11...Level comparison circuit l2...Change level transmission circuit
Claims (1)
出力装置が接続されている増設バスとの間に接続され、
前記入出力装置が割込み処理起動要求を出した場合、こ
の割込み処理起動要求を前記中央処理装置に伝達し、中
央処理装置が割込み受付可能か否かの判断をし、受付不
可の応答を出した場合にはその受付不可の応答を割込み
処理起動要求を出した入出力装置に伝達し入出力装置が
待ち状態となり、その後、中央処理装置が処理レベルの
変更通知を出した場合、変更通知を割込み処理起動要求
の待ち状態の入出力装置に伝達する、データ処理装置に
おけるバス接続装置において、前記中央処理装置が増設
バスに接続された各入出力装置に対して出力する命令の
最も高い処理レベルを保持する処理レベルレジスタと、
前記中央処理装置からの変更後の処理レベルを格納する
変更レベルレジスタと、前記変更レベルレジスタと処理
レベルレジスタの内容を比較するレベル比較回路と、前
記比較の結果、前記変更レベルレジスタ内の変更後の処
理レベルの方が低いときは増設バス上の入出力装置に対
し、変更通知を行ない、同レベルまたは高いレベルのと
きは変更通知を行なわない変更レベル伝達回路と、を設
けたことを特徴とするバス接続装置。Connected between the common bus to which the central processing unit is connected and the expansion bus to which the added input/output devices are connected,
When the input/output device issues an interrupt processing start request, the interrupt processing start request is transmitted to the central processing unit, the central processing unit determines whether or not the interrupt can be accepted, and issues a response indicating that the interrupt cannot be accepted. In this case, the unacceptable response is transmitted to the input/output device that issued the interrupt processing start request, and the input/output device enters the waiting state.Afterwards, if the central processing unit issues a processing level change notification, the change notification is sent as an interrupt. A bus connection device in a data processing device that transmits a processing start request to an input/output device in a waiting state, transmits the highest processing level of an instruction that the central processing unit outputs to each input/output device connected to an expansion bus. a processing level register to hold;
a change level register that stores a changed processing level from the central processing unit; a level comparison circuit that compares the contents of the changed level register and the processed level register; A change level transmission circuit is provided, which notifies the input/output device on the expansion bus of a change when the processing level is lower, but does not notify the change when the processing level is the same or higher. bus connection device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15950689A JPH0325552A (en) | 1989-06-23 | 1989-06-23 | Bus connector |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15950689A JPH0325552A (en) | 1989-06-23 | 1989-06-23 | Bus connector |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0325552A true JPH0325552A (en) | 1991-02-04 |
Family
ID=15695260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15950689A Pending JPH0325552A (en) | 1989-06-23 | 1989-06-23 | Bus connector |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0325552A (en) |
-
1989
- 1989-06-23 JP JP15950689A patent/JPH0325552A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1461710B1 (en) | Low-overhead processor interfacing | |
| KR920001552B1 (en) | Local area network system with multiple computer systems | |
| US5119496A (en) | Method and apparatus for interrupt processing in a computer system having peripheral units connected in a daisy chain | |
| JPH04256030A (en) | Interrupting system for information processor | |
| JP2550811B2 (en) | Communication control method | |
| JPH0325552A (en) | Bus connector | |
| JPH0666061B2 (en) | Multi CPU communication device | |
| JP2848297B2 (en) | Multiprocessor interrupt control system | |
| JPH02230356A (en) | Bus extension device for information processor | |
| JPH02310657A (en) | Bus connecting device | |
| JP3452656B2 (en) | DMA controller | |
| JPS598038A (en) | Data input/output processing device | |
| JP2699604B2 (en) | Bus connection device | |
| JP2842639B2 (en) | Data transfer method | |
| JP2802091B2 (en) | Interrupt vector control method | |
| JPH0374751A (en) | Input/output controller | |
| JPS62143154A (en) | Input/output controller | |
| KR19980044600A (en) | Multiple Interrupt Controls and Methods for Sequential PCI Buses | |
| JPH03167633A (en) | Control method for interruption program | |
| JPH06161951A (en) | Bus control system | |
| JPS61264829A (en) | Control system for interruption of network controller | |
| JPH0374750A (en) | Input/output controller | |
| JPS63231532A (en) | Interruption detecting system for information processing system | |
| JPS63205753A (en) | Bus controller | |
| JPS63300346A (en) | Dma control system |