JPH0325552A - バス接続装置 - Google Patents
バス接続装置Info
- Publication number
- JPH0325552A JPH0325552A JP15950689A JP15950689A JPH0325552A JP H0325552 A JPH0325552 A JP H0325552A JP 15950689 A JP15950689 A JP 15950689A JP 15950689 A JP15950689 A JP 15950689A JP H0325552 A JPH0325552 A JP H0325552A
- Authority
- JP
- Japan
- Prior art keywords
- level
- processing
- input
- output device
- change
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 5
- 208000033748 Device issues Diseases 0.000 claims description 2
- 238000000034 method Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は，データ処理装置、さらに詳しく言えば，中央
処理装置から更新された処理レベルの変更通知を、入出
力装置に対して伝遍するバス接続装置に関する。
処理装置から更新された処理レベルの変更通知を、入出
力装置に対して伝遍するバス接続装置に関する。
（従来の技術）
従来，この橿のデータ処理装置は、各入出力装置の割込
み処理起Ｗｈ９求に対し、中央処理装置の処理レベルに
より割込み受付ｏＴ能か否かを中央処理装置が判断して
かシ、受付不可の場合には要求元入出力装置に対し，割
込み受付不可の応答を返していた。
み処理起Ｗｈ９求に対し、中央処理装置の処理レベルに
より割込み受付ｏＴ能か否かを中央処理装置が判断して
かシ、受付不可の場合には要求元入出力装置に対し，割
込み受付不可の応答を返していた。
割込み受付不可の応答を受け取った場合，その入出力装
置は，中央処理装置よク処理レベルの変更通知を待つこ
ととなる（ペンディング状態）。
置は，中央処理装置よク処理レベルの変更通知を待つこ
ととなる（ペンディング状態）。
そして中央処理装置から処理レベル変更通知を受け取る
と、ペンディング状態にあった入出力装置は，再度割込
み処理起動要求を行なうこととなる。
と、ペンディング状態にあった入出力装置は，再度割込
み処理起動要求を行なうこととなる。
したがって，バス接続装置を設けてバスを増設し，バス
に接続された入出力装置を多重に使用する処理にかいて
は，各レベルの変更毎にペンディング中の入出力装置よ
ジ割込み処理要求が発生していた。
に接続された入出力装置を多重に使用する処理にかいて
は，各レベルの変更毎にペンディング中の入出力装置よ
ジ割込み処理要求が発生していた。
（発明が解決しようとする課題）
従来の情報処理装置では，このように中央処理装置から
処理レベル変更通知を受信する度に中央処理装置へ割込
みＩ８′ｆｊｊＡ要求が発生していたので，中央処理装
置の処理能力かよび共通バスと増設バスの転送処理能力
が低下するという問題点があった。
処理レベル変更通知を受信する度に中央処理装置へ割込
みＩ８′ｆｊｊＡ要求が発生していたので，中央処理装
置の処理能力かよび共通バスと増設バスの転送処理能力
が低下するという問題点があった。
本発明の目的は上記欠点を解決するもので，入出力装置
の増設によっても，中央処理装置の処理レベル変更時の
処理能力の低下がなく，かつ，共通バスと増設バスの転
送処理能力の低下がないバス接続装ｆＩｔを提供するこ
とにある。
の増設によっても，中央処理装置の処理レベル変更時の
処理能力の低下がなく，かつ，共通バスと増設バスの転
送処理能力の低下がないバス接続装ｆＩｔを提供するこ
とにある。
（課題を解決するための手段）
前記目的を達成するために本発明によるバス接続装置は
中央処理装置が接続されている共通バスと，増設した入
出力装置が接続されている増設バスとの間に接続され，
前記入出力装置が割込み処理起動要求を出した場合，こ
の割込み処理起＠要求を前記中央処理装置に伝達し，中
央処理装置が割込み受付可能か否かの判断をし，受付不
可の応答を出した場合にはその受付不可の応答を割込み
処理起動要求を出した入出力装置に伝達し入出力装置が
待ち状態となタ，その後，中央処理装置が処理レベルの
変更通知を出した場合，変更通知を割込み処理起動要求
の待ち状態の入出力装置に伝達する，データ処理装置に
おけるバス接続装置にかいて．前記中央処理装置が増設
バスに接続された各入出力装置に対して出力する命令の
最も高い処理レベルを保持する処理レベルレジスタと，
前記中央処理装置からの変更後の処理レベルを格納する
変更レヘルレシスタと、前記変更レベルレジスタト処理
レベルレジスタの内容を比較するレベル比較回路と，前
記比較の結果，前記変更レベルレジスタ内の変更後の処
理レベルの方が低いときは増設バス上の入出力装置に対
し，変更通知を行ない，同レベル１たは高いレベルのと
きは変更通知を行なわない変更レベル伝達回路とを設け
て構敗してある。
中央処理装置が接続されている共通バスと，増設した入
出力装置が接続されている増設バスとの間に接続され，
前記入出力装置が割込み処理起動要求を出した場合，こ
の割込み処理起＠要求を前記中央処理装置に伝達し，中
央処理装置が割込み受付可能か否かの判断をし，受付不
可の応答を出した場合にはその受付不可の応答を割込み
処理起動要求を出した入出力装置に伝達し入出力装置が
待ち状態となタ，その後，中央処理装置が処理レベルの
変更通知を出した場合，変更通知を割込み処理起動要求
の待ち状態の入出力装置に伝達する，データ処理装置に
おけるバス接続装置にかいて．前記中央処理装置が増設
バスに接続された各入出力装置に対して出力する命令の
最も高い処理レベルを保持する処理レベルレジスタと，
前記中央処理装置からの変更後の処理レベルを格納する
変更レヘルレシスタと、前記変更レベルレジスタト処理
レベルレジスタの内容を比較するレベル比較回路と，前
記比較の結果，前記変更レベルレジスタ内の変更後の処
理レベルの方が低いときは増設バス上の入出力装置に対
し，変更通知を行ない，同レベル１たは高いレベルのと
きは変更通知を行なわない変更レベル伝達回路とを設け
て構敗してある。
（実 施例）
以下，図面を参照して本発明をさらに詳しく説明する。
第１図は本発明によるバス接続装置の一実施例を示すブ
ロック図である。
ロック図である。
中央処理装置ｌは，入出力装置３または，入出力装ｔ６
に対して，ある処理レベルの命令を出力する。
に対して，ある処理レベルの命令を出力する。
入出力装置６に対する命令は、バス接続装置４内の命令
受信レジスタ８にセットされ、増設バス５に伝達される
。同時に、その命令の処理レベルはレベル比較回路ｌ１
にかいて，処理レベルレジスタ９の値と比較される。比
較の結果、命令の処理レベルの方が処理レベルレジスタ
９の値よク高いときは，処理レベルレジスタ９の更新を
行なう。一方，レベルが同じか，もしくは低い値のとき
は更新を行わない。
受信レジスタ８にセットされ、増設バス５に伝達される
。同時に、その命令の処理レベルはレベル比較回路ｌ１
にかいて，処理レベルレジスタ９の値と比較される。比
較の結果、命令の処理レベルの方が処理レベルレジスタ
９の値よク高いときは，処理レベルレジスタ９の更新を
行なう。一方，レベルが同じか，もしくは低い値のとき
は更新を行わない。
その後，中央処理装置１に対し、入出力装置３または，
入出力装置６が割込み処理要求を実行する際，割込みレ
ベルをバス転送によジ中央処理装置１に伝達する。
入出力装置６が割込み処理要求を実行する際，割込みレ
ベルをバス転送によジ中央処理装置１に伝達する。
中央処理装ｍｌは実行中の処理のレベルよク高い場合は
、割込み処理受け付け応答を転送元の入出力装［３１た
は，入出力装置６に返送する。
、割込み処理受け付け応答を転送元の入出力装［３１た
は，入出力装置６に返送する。
実行中の処理のレベルと同じかまたは低い場合は、割込
み処理受け付け不可応答を転送元の入出力装置３または
，入出力装ｔ６に対し返し，割込み待ち（ペンディング
）状態にする。
み処理受け付け不可応答を転送元の入出力装置３または
，入出力装ｔ６に対し返し，割込み待ち（ペンディング
）状態にする。
中央処理装＃ｌの処理レベル報告回路７ぱ、処理プログ
ラムの変史後の処理レベルを共通バス２に接続されてい
る入出力装置３レよびバス接続装置４に対して報告する
。
ラムの変史後の処理レベルを共通バス２に接続されてい
る入出力装置３レよびバス接続装置４に対して報告する
。
バス接続装置４ぱ，変更後の処理レベルを変更レベルレ
ジスタ１０にセットし，レベル比較回路１１によって比
較する。比較の結果、変更レベルレジスタ１０の値が，
処理レベルレジスタ９の１直よジ高いかあるいは同じと
きは，増設バス５上には伝達せず，低いときは，変更レ
ベル伝達回路ｌ２によって、増設バス５上の入出力装置
６に伝達丁る。
ジスタ１０にセットし，レベル比較回路１１によって比
較する。比較の結果、変更レベルレジスタ１０の値が，
処理レベルレジスタ９の１直よジ高いかあるいは同じと
きは，増設バス５上には伝達せず，低いときは，変更レ
ベル伝達回路ｌ２によって、増設バス５上の入出力装置
６に伝達丁る。
割込み待ち状態の入出力装ｔ６は、中央処理装置ｌの処
理レベル変更通知によジ，再割込み要求を起動する。
理レベル変更通知によジ，再割込み要求を起動する。
（発明の効果）
以上、説明したように本発明は，入出力装置の増設を目
的としたバス接続装置において、中央処理装置に対する
割込み処理要求をバス接続装置内で処理するように構成
してあるので、入出力装置の増設に伴なう中央処理装置
の処理レベル変更時の処理能力の低下，かよび共通バス
と増設バスの転送処理能力の低下を防止することができ
るという効果がある。
的としたバス接続装置において、中央処理装置に対する
割込み処理要求をバス接続装置内で処理するように構成
してあるので、入出力装置の増設に伴なう中央処理装置
の処理レベル変更時の処理能力の低下，かよび共通バス
と増設バスの転送処理能力の低下を防止することができ
るという効果がある。
第１図は，本発明によるバス接続装置の一実施例を示す
回路ブロック図である。 ｌ・・・中央処理装置 ２・・・共通バス３・・・入
出力制御装置Ａ ４・・・バス接続装置５・・・増設
バス ６・・・入出力制御装置ｂ７・・・処理レベル
報告回路 ８・・・命令受信レジスタ ９・・・処理レベルレジスタ １０・・・変更レベルレジスタ １１・・・レベル比較回路 ｌ２・・・変更レベル伝達回路
回路ブロック図である。 ｌ・・・中央処理装置 ２・・・共通バス３・・・入
出力制御装置Ａ ４・・・バス接続装置５・・・増設
バス ６・・・入出力制御装置ｂ７・・・処理レベル
報告回路 ８・・・命令受信レジスタ ９・・・処理レベルレジスタ １０・・・変更レベルレジスタ １１・・・レベル比較回路 ｌ２・・・変更レベル伝達回路
Claims (1)
- 中央処理装置が接続されている共通バスと、増設した入
出力装置が接続されている増設バスとの間に接続され、
前記入出力装置が割込み処理起動要求を出した場合、こ
の割込み処理起動要求を前記中央処理装置に伝達し、中
央処理装置が割込み受付可能か否かの判断をし、受付不
可の応答を出した場合にはその受付不可の応答を割込み
処理起動要求を出した入出力装置に伝達し入出力装置が
待ち状態となり、その後、中央処理装置が処理レベルの
変更通知を出した場合、変更通知を割込み処理起動要求
の待ち状態の入出力装置に伝達する、データ処理装置に
おけるバス接続装置において、前記中央処理装置が増設
バスに接続された各入出力装置に対して出力する命令の
最も高い処理レベルを保持する処理レベルレジスタと、
前記中央処理装置からの変更後の処理レベルを格納する
変更レベルレジスタと、前記変更レベルレジスタと処理
レベルレジスタの内容を比較するレベル比較回路と、前
記比較の結果、前記変更レベルレジスタ内の変更後の処
理レベルの方が低いときは増設バス上の入出力装置に対
し、変更通知を行ない、同レベルまたは高いレベルのと
きは変更通知を行なわない変更レベル伝達回路と、を設
けたことを特徴とするバス接続装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15950689A JPH0325552A (ja) | 1989-06-23 | 1989-06-23 | バス接続装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15950689A JPH0325552A (ja) | 1989-06-23 | 1989-06-23 | バス接続装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0325552A true JPH0325552A (ja) | 1991-02-04 |
Family
ID=15695260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15950689A Pending JPH0325552A (ja) | 1989-06-23 | 1989-06-23 | バス接続装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0325552A (ja) |
-
1989
- 1989-06-23 JP JP15950689A patent/JPH0325552A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5619705A (en) | System and method for cascading multiple programmable interrupt controllers utilizing separate bus for broadcasting interrupt request data packet in a multi-processor system | |
| EP1461710B1 (en) | Low-overhead processor interfacing | |
| KR920001552B1 (ko) | 다중 컴퓨터 시스템이 접속된 로컬 에어리어 네트워크 시스템 | |
| US5119496A (en) | Method and apparatus for interrupt processing in a computer system having peripheral units connected in a daisy chain | |
| JPH04256030A (ja) | 情報処理装置の割り込み方式 | |
| JP2550811B2 (ja) | 通信制御方法 | |
| JPH0325552A (ja) | バス接続装置 | |
| JPH0666061B2 (ja) | マルチｃｐｕ通信装置 | |
| JP2848297B2 (ja) | マルチプロセッサ割り込み制御システム | |
| JPH02230356A (ja) | 情報処理装置のバス拡張装置 | |
| JPH02310657A (ja) | バス接続装置 | |
| JP3452656B2 (ja) | Ｄｍａコントローラ | |
| JP2699604B2 (ja) | バス接続装置 | |
| JP2842639B2 (ja) | データ転送方式 | |
| JP2802091B2 (ja) | 割込ベクタ制御方式 | |
| JPH0374751A (ja) | 入出力制御装置 | |
| JPS62143154A (ja) | 入出力制御装置 | |
| JPH06309179A (ja) | 割り込み制御装置 | |
| KR19980044600A (ko) | 순차식 pci 버스용 다중 인터럽트 제어장치 및 방법 | |
| JPH03167633A (ja) | 割り込みプログラム管理方法 | |
| JPS61264829A (ja) | ネツトワ−ク制御装置の割込み制御方式 | |
| JPH0374750A (ja) | 入出力制御装置 | |
| JPS63231532A (ja) | 情報処理システムの割込み検出方式 | |
| JPS63205753A (ja) | バス制御装置 | |
| JPS63300346A (ja) | Ｄｍａ制御方式 |