JPH03256182A - Ｅｐｒｏｍ内蔵マイクロコンピュータ - Google Patents
Ｅｐｒｏｍ内蔵マイクロコンピュータInfo
- Publication number
- JPH03256182A JPH03256182A JP2055609A JP5560990A JPH03256182A JP H03256182 A JPH03256182 A JP H03256182A JP 2055609 A JP2055609 A JP 2055609A JP 5560990 A JP5560990 A JP 5560990A JP H03256182 A JPH03256182 A JP H03256182A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pull
- transistor
- input terminal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はＥＰＲＯＭ内蔵のマイクロコンピュータ（以
下マイコンという）のプルアップ抵抗選択に関するもの
である。
下マイコンという）のプルアップ抵抗選択に関するもの
である。
従来のＥ Ｐ Ｆ、 ＯＭ内蔵マイコンは、ＩＣの外付
は抵抗により対応していたため、マスクＲＯＭと機能的
な相異があった。第２図はマスクＲＯＭ内蔵のマイコン
の中耐圧ポートのプルアップ抵抗選択回路の回路図であ
る。図に２いて、（１）はＰチャネル（以ドａｈという
）トランジスタて、プルアップ抵抗として動作する。（
２）は上記プルアップ抵抗の導通、切断をＡ沢するため
のＮｃｈ ）ランジスタで、ＲＯＭ工程のマスクによシ
エンハンスメント形トランジスタにｒるか、デプレッシ
ョン形トランジスタにするかがＡ択される。（３） 、
Ｃ４）ばＮｃｈ ）ランジスタでＮｃｈ ）ランジス
タ（２）をＯＮ、ＯＦＦするだめの選択用回路を形成し
ており、Ｎｃｈトランジスタ（２）とＦｉ 様にマスク
の変更によりＮａｈ ）ランジスタ（ａ） 、 （４）
のいずれかがデプレッション形になる。
は抵抗により対応していたため、マスクＲＯＭと機能的
な相異があった。第２図はマスクＲＯＭ内蔵のマイコン
の中耐圧ポートのプルアップ抵抗選択回路の回路図であ
る。図に２いて、（１）はＰチャネル（以ドａｈという
）トランジスタて、プルアップ抵抗として動作する。（
２）は上記プルアップ抵抗の導通、切断をＡ沢するため
のＮｃｈ ）ランジスタで、ＲＯＭ工程のマスクによシ
エンハンスメント形トランジスタにｒるか、デプレッシ
ョン形トランジスタにするかがＡ択される。（３） 、
Ｃ４）ばＮｃｈ ）ランジスタでＮｃｈ ）ランジス
タ（２）をＯＮ、ＯＦＦするだめの選択用回路を形成し
ており、Ｎｃｈトランジスタ（２）とＦｉ 様にマスク
の変更によりＮａｈ ）ランジスタ（ａ） 、 （４）
のいずれかがデプレッション形になる。
（５）はボートラッチ、（６）は出力ボートのＮｃｈ
）ランジスタ、（７）はボートである。
）ランジスタ、（７）はボートである。
次に動作について説明する。マスクの変艇によ６ＮＯｈ
）ランジスタ（３）をデプレッション形、Ｎｃｈトラン
ジスタ（４）をエンハンスメント形とし、Ｎｃｈトラン
ジスタ（２）をデプレッション形とすることにより、Ｎ
ｏｈ ）ランジスタ（２）がＯＮＬ、Ｎｃｈ ）ランジ
スタ（２）がデプレッション形であるので七〇電圧降下
が小さくなる。一方、マスクによりＮａｈ ）ランジス
タ（３） 全エンハンスメント形、Ｎｃｈトランジスタ
（４）をデプレッション形、Ｎｃｈトランジスタ（２）
をエンハンスメント形とすることによりＮｃｈ ）ラン
ジスタ（２）がＯＦＦする。この場合、ボート（７）に
■ｃｃ以上の重子を印加しＣもＶｃｃ側に電流の流れは
パスがなくなる。
）ランジスタ（３）をデプレッション形、Ｎｃｈトラン
ジスタ（４）をエンハンスメント形とし、Ｎｃｈトラン
ジスタ（２）をデプレッション形とすることにより、Ｎ
ｏｈ ）ランジスタ（２）がＯＮＬ、Ｎｃｈ ）ランジ
スタ（２）がデプレッション形であるので七〇電圧降下
が小さくなる。一方、マスクによりＮａｈ ）ランジス
タ（３） 全エンハンスメント形、Ｎｃｈトランジスタ
（４）をデプレッション形、Ｎｃｈトランジスタ（２）
をエンハンスメント形とすることによりＮｃｈ ）ラン
ジスタ（２）がＯＦＦする。この場合、ボート（７）に
■ｃｃ以上の重子を印加しＣもＶｃｃ側に電流の流れは
パスがなくなる。
従来のマスクＲＯＭ内服マイコンの中耐駈ボートのプル
アップ抵抗選択回路は以Ｅのように構成されているので
、ＲＯＭ工程のマスクを費更することで中耐田ボートの
プルアップ抵抗選択の機能をもたせることが可能である
が、ＥＰＲＯＭ内蔵マイコンの場合はその既納性の重要
性のためにマスクの変更による選択という方式がとるこ
とができないという問題点があった。このため上記マス
クＲＯＭ内蔵版のプルアップ抵抗はすべて内蔵しない状
態としており、実使用時に外付けで抵抗を付加すること
によシ対応していた。
アップ抵抗選択回路は以Ｅのように構成されているので
、ＲＯＭ工程のマスクを費更することで中耐田ボートの
プルアップ抵抗選択の機能をもたせることが可能である
が、ＥＰＲＯＭ内蔵マイコンの場合はその既納性の重要
性のためにマスクの変更による選択という方式がとるこ
とができないという問題点があった。このため上記マス
クＲＯＭ内蔵版のプルアップ抵抗はすべて内蔵しない状
態としており、実使用時に外付けで抵抗を付加すること
によシ対応していた。
この発明は上記のような問題点を解決するためになされ
たもので、中耐田ポートのプルアップ抵抗選択を実現す
るＥＰＲＯＭ内蔵マイコンを得ることを目的とする。
たもので、中耐田ポートのプルアップ抵抗選択を実現す
るＥＰＲＯＭ内蔵マイコンを得ることを目的とする。
この発明に係るＥＰＲＯＭ内蔵マイコンは、リセット時
に外部端子より電圧レベルを読み込み、レベルシフト回
路によシブルアツブ抵抗の導通切断することを可能にし
たものでわる〇 〔作用〕 この発明におけるＥＰＲＯＭ内蔵マイコンは、リセット
時に外部端子より読み込んだ電圧レベルによってレベル
シフト回路を動作させ、プルアップ抵抗を選択する。
に外部端子より電圧レベルを読み込み、レベルシフト回
路によシブルアツブ抵抗の導通切断することを可能にし
たものでわる〇 〔作用〕 この発明におけるＥＰＲＯＭ内蔵マイコンは、リセット
時に外部端子より読み込んだ電圧レベルによってレベル
シフト回路を動作させ、プルアップ抵抗を選択する。
以下、この発明の一実施例を図について説明する。第１
図において、Ｑ） ｌ （２） 、（５）、（６）は第
２図の従来例に示したものと同等であるので説明を省略
する。（８）は電源電圧Ｖｃｃを■１に電工を変換する
レベルシフト回路、（９）はレベルシフト回路（８）ニ
信号を入力するＮＯＲ回路、ａｏはリセット時に入力デ
ータをラッチするラッチ回路、ａηはＰｃｈ ）ランジ
スタ、（ロ）はインバータ、１３は外部端子である。Ｐ
ＣｈトランジスタＣ１１）及びＮｃｈトランジスタ（６
）はリセット時のみ動作し入力端子ａ３にリセット時印
加された電圧を２進信号に変換し、ラッチ回路α０に伝
達する。
図において、Ｑ） ｌ （２） 、（５）、（６）は第
２図の従来例に示したものと同等であるので説明を省略
する。（８）は電源電圧Ｖｃｃを■１に電工を変換する
レベルシフト回路、（９）はレベルシフト回路（８）ニ
信号を入力するＮＯＲ回路、ａｏはリセット時に入力デ
ータをラッチするラッチ回路、ａηはＰｃｈ ）ランジ
スタ、（ロ）はインバータ、１３は外部端子である。Ｐ
ＣｈトランジスタＣ１１）及びＮｃｈトランジスタ（６
）はリセット時のみ動作し入力端子ａ３にリセット時印
加された電圧を２進信号に変換し、ラッチ回路α０に伝
達する。
次に動作について説明する。入力端子α１に■ｃｃ以１
の電圧をリセット時に印加するとＰｃｈ ）ランジスタ
ＯυかＯＮ状態となシ、ラッチ回路ＱｃＩＩにインバー
タ四よりゝゝ０“が入力される。またリセット時Ｋ Ｖ
ｃｃ以下の電圧が印加された場合は、ＰＣｈトランジス
タＣ１υはＯＦＦ状態となりＮｃｈ ）ランジスタ（６
）がリセット時ＯＮ状態であるためインバータｔＪ埠を
通ったラツナ回路叫への入力はゝ１１″が入るｏ’）セ
ット時にラッチ回路α０は入力状態となシ、リセットが
解除されると入力をしゃ断し、データを保持する。Ｎ０
Ｒ１路（９）の入力はラッチ回路Ｑｌの出力と、リセッ
ト入力（リセット時Ｈ）である。ＮＯＲ回路（９）の出
力はｖｔ （＞Ｖｃｃ ）を電源とするレベルシフト回
路（８）によＦ） ＶｔとＯｖの２進信号に変換され導
通、切断をするＮｃｈ ）ランジスタ（２）のゲートに
入力される。Ｎｃｈ ）ランジスタ（２）にＶｃｃのゲ
ート電子が加わると入力端子θ→が○Ｖの時、電流トソ
ース電田、ｖＤ８はソースドレイン電ＦＥ）となる。次
に２ｖｅｃがゲートに印加される時は 工ＩＩＤ＝ジョ
ン形トランジスタを用いたｍＡと同様の効果が得られる
。
の電圧をリセット時に印加するとＰｃｈ ）ランジスタ
ＯυかＯＮ状態となシ、ラッチ回路ＱｃＩＩにインバー
タ四よりゝゝ０“が入力される。またリセット時Ｋ Ｖ
ｃｃ以下の電圧が印加された場合は、ＰＣｈトランジス
タＣ１υはＯＦＦ状態となりＮｃｈ ）ランジスタ（６
）がリセット時ＯＮ状態であるためインバータｔＪ埠を
通ったラツナ回路叫への入力はゝ１１″が入るｏ’）セ
ット時にラッチ回路α０は入力状態となシ、リセットが
解除されると入力をしゃ断し、データを保持する。Ｎ０
Ｒ１路（９）の入力はラッチ回路Ｑｌの出力と、リセッ
ト入力（リセット時Ｈ）である。ＮＯＲ回路（９）の出
力はｖｔ （＞Ｖｃｃ ）を電源とするレベルシフト回
路（８）によＦ） ＶｔとＯｖの２進信号に変換され導
通、切断をするＮｃｈ ）ランジスタ（２）のゲートに
入力される。Ｎｃｈ ）ランジスタ（２）にＶｃｃのゲ
ート電子が加わると入力端子θ→が○Ｖの時、電流トソ
ース電田、ｖＤ８はソースドレイン電ＦＥ）となる。次
に２ｖｅｃがゲートに印加される時は 工ＩＩＤ＝ジョ
ン形トランジスタを用いたｍＡと同様の効果が得られる
。
以上のように、この発明によればリセット時に入力端子
よりｖｌまたはＶｃｃの電圧を入力することにより、プ
ルアップ抵抗の有無を選択でき、プルアップが無である
場合は入力端子からＶｃｃに流れるパスがないので■ｃ
ｃ以上の電工をリセット解除後も印加することができ、
マスクＲＯＭ内蔵マイコンと機能的に同等なＥＰＲＯＭ
内蔵マイコンが実現可能となる効果がある。
よりｖｌまたはＶｃｃの電圧を入力することにより、プ
ルアップ抵抗の有無を選択でき、プルアップが無である
場合は入力端子からＶｃｃに流れるパスがないので■ｃ
ｃ以上の電工をリセット解除後も印加することができ、
マスクＲＯＭ内蔵マイコンと機能的に同等なＥＰＲＯＭ
内蔵マイコンが実現可能となる効果がある。
第１図はこの発明の一実施例によるＥＰＲＯＭ内蔵マイ
コンのプルアップ抵抗選択回路の回路図、第２図は従来
のマスクＲＯＭ内蔵マイコンのプルアップ抵抗選択回路
の回路図である。 図ニオイテ、（１） 、 （１１）はＰＣｈトランジス
タ、（２）。 （６）はＮｃｈ ）ランジスタ、（５）はボートラッチ
、（８）はレベルシフト回路、（９）はＮＯＲ回路、（
１０はラッチ回路、四はインバータ、（至）は外部端子
である。 なお、図中、同一符号は同一、又は相当部分を示す。
コンのプルアップ抵抗選択回路の回路図、第２図は従来
のマスクＲＯＭ内蔵マイコンのプルアップ抵抗選択回路
の回路図である。 図ニオイテ、（１） 、 （１１）はＰＣｈトランジス
タ、（２）。 （６）はＮｃｈ ）ランジスタ、（５）はボートラッチ
、（８）はレベルシフト回路、（９）はＮＯＲ回路、（
１０はラッチ回路、四はインバータ、（至）は外部端子
である。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 内部信号の入力により導通状態、切断状態にできるよう
なプルアップ抵抗をもつた、Ｎｃｈオープンドレイン出
力又は入力端子と、リセット時に上記入力端子より、電
源電圧Ｖｃｃ以下か２Ｖｃｃ以上の電圧を加えることで
、２進信号を内部に入力する回路と、上記２進信号をラ
ッチするラッチ回路とＶｃｃ以上かＯＶの電圧出力に上
記ラッチ回路の出力を変換し、上記プルアップ抵抗の導
通、切断の切換回路に上記信号を出力するレベルシフト
回路を備えたＥＰＲＯＭ内蔵マイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2055609A JPH03256182A (ja) | 1990-03-06 | 1990-03-06 | Ｅｐｒｏｍ内蔵マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2055609A JPH03256182A (ja) | 1990-03-06 | 1990-03-06 | Ｅｐｒｏｍ内蔵マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03256182A true JPH03256182A (ja) | 1991-11-14 |
Family
ID=13003510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2055609A Pending JPH03256182A (ja) | 1990-03-06 | 1990-03-06 | Ｅｐｒｏｍ内蔵マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03256182A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5398208A (en) * | 1993-07-28 | 1995-03-14 | Sharp Kabushiki Kaisha | One-time PROM microcomputer |
-
1990
- 1990-03-06 JP JP2055609A patent/JPH03256182A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5398208A (en) * | 1993-07-28 | 1995-03-14 | Sharp Kabushiki Kaisha | One-time PROM microcomputer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6043698A (en) | Voltage level shifter | |
| US4786825A (en) | CMOS Schmitt trigger circuit using ratioed currents to establish switching thresholds | |
| EP1083659A1 (en) | Level shifter | |
| US5406142A (en) | Level shifting low to high supply voltage interface circuit | |
| EP0073726B1 (en) | Semi-conductor memory circuit | |
| JPH03256182A (ja) | Ｅｐｒｏｍ内蔵マイクロコンピュータ | |
| JPH0346268A (ja) | 半導体装置のｃｍｏｓ型入力バッファ回路 | |
| US6580311B2 (en) | Circuit configuration for supplying voltage to an integrated circuit via a pad | |
| EP0862183B1 (en) | Voltage level shifter device, particularly for a non-volatile memory | |
| EP0610621A2 (en) | Digital logic circuit and method having pull-down and pull-up devices | |
| US5345111A (en) | High-speed current sense amplifier | |
| JP3779486B2 (ja) | 半導体集積回路 | |
| JPH0315350B2 (ja) | ||
| JPS5916414A (ja) | パワ−オンリセツト回路 | |
| JPH03175730A (ja) | 出力バツフア | |
| US6369607B2 (en) | Digital circuit | |
| JP3543364B2 (ja) | マイコンの入出力回路 | |
| JP2000196436A (ja) | 半導体集積回路装置の入出力回路 | |
| JP3005560B1 (ja) | 入力回路 | |
| JP2677730B2 (ja) | 電流出力回路 | |
| JPH04223711A (ja) | 論理ゲート回路 | |
| JPH0522110A (ja) | 出力回路 | |
| JP3620975B2 (ja) | 半導体装置 | |
| JP2782946B2 (ja) | 半導体集積回路 | |
| JPS60116223A (ja) | ドライステ−トゲ−トの保護回路 |