JPH03256353A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH03256353A
JPH03256353A JP2052815A JP5281590A JPH03256353A JP H03256353 A JPH03256353 A JP H03256353A JP 2052815 A JP2052815 A JP 2052815A JP 5281590 A JP5281590 A JP 5281590A JP H03256353 A JPH03256353 A JP H03256353A
Authority
JP
Japan
Prior art keywords
lead frame
chip
chips
lead
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2052815A
Other languages
English (en)
Other versions
JPH0793400B2 (ja
Inventor
Masashi Otsuka
雅司 大塚
Toshihiro Kato
加藤 俊博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2052815A priority Critical patent/JPH0793400B2/ja
Priority to US07/662,965 priority patent/US5126823A/en
Priority to DE69119938T priority patent/DE69119938T2/de
Priority to KR1019910003523A priority patent/KR950006433B1/ko
Priority to EP91103301A priority patent/EP0445726B1/en
Publication of JPH03256353A publication Critical patent/JPH03256353A/ja
Publication of JPH0793400B2 publication Critical patent/JPH0793400B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/811Multiple chips on leadframes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5449Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、マルチチップタイプの半導体装置に係り、と
くに、多ピンのQ F P (Quad FlatPa
ckage)に用いる半導体素子(以下、チップという
。)を載置したリードフレームの構造に関するものであ
る。
(従来の技術) 集積回路の高密度化、高機能化が進むにつれて、従来の
ワンチップパッケージ方式では十分対応できなくなって
きており、その対策として複数の半導体素子を1つのパ
ッケージに収めたマルチチップパッケージ方式が開発さ
れるようになってきた。
このマルチチップパッケージによって高密度実装が実現
可能になり、新しい集積回路を開発するにも、既存のチ
ップを組合せて1パツケージに組込むためにリードフレ
ームの設計だけでよ−く、開期間が短縮できる。また、
5iICとGaAs素子、バイポーラとC−MISIC
などのいままで1チツプ化が困難だったデバイスも1チ
ツプ化が可能になるなど高機能化に役立ち、さらに、ト
ランスファーモールドで樹脂封止を行うために、従来の
樹脂封止型半導体装置と同等の信頼性が得られるなどこ
のタイプのパッケージの有用性には高いものかある。
ICやLSIなどの半導体装置の樹脂封止タイプは、低
価格化の目的や外形構造の複雑化にともなって最近急速
に増加してきている。このタイプをマルチチップ化する
には、複数のチップをリードフレームに載置して、この
複数のチップをモールド樹脂で一体化してなる。第5図
は、チップを2つ塔載した例である。リードフレーム1
中心の半導体素塔載部(以下、アイランドという。)2
は、方形のチップを載せるために方形であり、かつ、そ
の任意の一辺は、リードフレーム1の辺とは平行になっ
ている。このアイランド2は、吊りピン3によっても支
持されており、リードは、ダムバー4によって支持され
ている。チップ2を塔載機に、チップ、吊りピン3、リ
ードは、たとえば、エポキシ樹脂のようなモールド樹脂
によって被覆される。リードについては、ダムバー4か
らのアウターリードは、露出しているが、チップとリー
ドを電気的に接続するボンディングワイヤとリードとの
接続部であるインナーリード部とアウターリードとイン
ナーリードの中間の中間リード部5は、モールド樹脂に
よって被覆される。モールド樹脂の形成法としては、注
型法、トランスファモールド法、浸漬法などが知られて
いるが、トランスファモールド法が最も多く利用されて
いる。
ところが、マルチチップパッケージは、電子機器の高密
度化・高機能化という目的に沿って多ピン化が年々進ん
でいる。ところが、第5図のようにピンのそれ程多くな
い場合は問題ないが、多ピン化の進んだ、たとえば、第
6図に示すようなパッケージ6に2個のチップを収納し
ようとすると、2個のチップに挟まれた部分の中間リー
トの引きまわしのために大きな空間が必要となり、必然
的にパッケージは細長いものとなって既存のパッケージ
に収めることが不可能になる。また、無理に既存のパッ
ケージに適用すると、中間リード5は、従来よりも細長
くしなければならず、その上、大きくまわり込むように
しなければならないので、リードの強度が弱くなってワ
イヤボンディング工程後の搬送時におけるショックによ
るワイヤ切れや樹脂モールド時にリード変形が起き易く
なるなど組立性、信頼性の面で問題が生ずることになる
さらに、マルチチップパッケージは多くの場合既存の半
導体チップを組合せるために、チップ上の複数の電極、
即ち、ポンディングパッドはパッケージ内で不均一に配
列される場合がある。とくに、バイポーラICなどのチ
ップは、その回路の性質からこのポンディングパッドが
不均等に配列されている例が多い。このように、ポンデ
ィングパッドがパッケージ内で不均一に配列している場
合には、第7図に示すように無駄な空間と空きリードな
ど無駄なリードが生じてしまう。
(発明が解決しようとする課題) 前述のように、従来のパッケージでは、現在の多ピン化
したチップや不規則に配列したポンディングパッドを有
するチップを有効に配置することは難しく、パッケージ
の大型化など問題が多かったー 本発明は、上記事情によってなされたもので、組立性に
すぐれ、多ピン型のマルチチップパッケージに適した新
規なリードフレームを有する半導体装置を提供すること
を目的としている。
〔発明の構成〕
(課題を解決するための手段) 本発明は、少くとも2個以上のチップをリードフレーム
のアイランドに設置した半導体装置に関するものであり
、このチップを、チップの任意の一辺の延長線とこの辺
と直接対向するり−トフレームの一辺もしくはこのリー
ドフレームの辺の延長線とが交点を結ぶように、すなわ
ち、両辺が平行にならないようにこのリードフレームの
アイランドに設置することを特徴としている。
(作 用) 本発明は、上記のように、リードフレームに対してチッ
プが斜めになるように配置する如く、アイランドを形成
することによってチップ間の中間リードを短く、また屈
曲を少なく設計できるので、チップのリード数が多くな
ってもパッケージを長くする必要はなく、また、リード
の幅を極端に狭くする必要もない。
また、チップが不規則に配列したポンディングパッドを
有する場合は、前記のようなアイランドの構成に加えて
、ポンディングパッドの配置密度が疎である部分をチッ
プ間の空間に向くようにチップを配置すればその空間を
有効に利用することができる。
(実施例1) 以下1本発明の一実施例を第1図により説明する。図は
、モールド樹脂からなるパッケージ6のリードフレーム
のある部分の断面図である。このリードフレームに載置
する2つのチップは正方形であるので、これを支持する
リードフレームのアイランド2の形状も正方形である。
この例ではポンディングパッドは、チップ上に均等に規
則正しく配置されている。したがって、ポンディングパ
ッドの配置の疎密についてとくに考慮する必要はない。
従来例の第6図におけるリードフレームのアイランド2
の配置は、リードフレームに対して平行に置かれている
。すなわち、リードフレームの長軸と二つのアイランド
の中心軸とは一致しているが、この実施例では、リード
フレームの長軸と各アイランドの中心軸とはそれぞれ4
5″の角度をなしている。したがって、2つのアイラン
ド2をつなく吊りピン3は、第6図ではアイランドの各
辺同志を結合しているのに、第1図ではアイランドの角
同志を結合している。対向するアイランド2の各辺は、
第6図では平行に向い合っているが、本実施例の第1図
では90°の角をなして向い合っている。すなわち、向
い合う両辺が各々反対側に倒れる形になる。したがって
、本実施例の方が、向い合う辺が斜めになっている分だ
け両アイランド間の空間が広くなっているので、その分
リードの占める面積は大きくとれることになる。
その上、両アイランド間の中間リード5はアイランドの
一辺付近から垂直に延びて、ある点で直角に曲らなれば
ならず大きな屈曲部が必要であったが、第1図では、ア
イランドが斜めのために、アイランド2の一辺付近から
延びる中間リード5は、殆んど屈曲せずにリードフレー
ムの縁へ斜めに降りている。このように、本発明では、
中間リードのためのアイランド2間の空間が広くとれる
ので、リードを余り細くする必要がなく、また屈曲部が
少いので、ワイヤボンディング後の搬送時のショックに
よるワイヤ切れや、モールド時のリード変形を有効に防
止することができる。
(実施例2) つぎに、本発明の第2の実施例を第2図および第3図に
よって説明する。
この例では、たとえば、バイポーラICのようにチップ
7上のポンディングパッド10が不規則に配置されてい
る。ただし、これらパッド10は、チップの周辺に配置
されており、この点は、規則正しく配置されているチッ
プと変わりはない。チップ間の配線に余裕をもたせるに
は、まず■両者間の有効面積を大きくすること、■中間
リードは、向い合う垂直のアイランドの辺から水平状態
にあるリードフレームの縁まで延びているので、その経
路が直角にならないように、この向い合う垂直の辺を出
来るだけ水平に傾けるこ・と、および■アイランド間に
ある中間リードの数を少なくすることの三点に注目する
必要がある。
このアイランド2の配置角度を決定するには。
上記■〜■の点を考慮しつつ次の設計法を用いる。
まず、第1のチップ7に注目する。チップ7上の各ポン
ディングパッド10を点と見做す、そして、チップ7の
中心からパッド10への距離と方向を考慮したベクトル
9を想定し、全ベクトル9の総和を求める。そして、第
2のチップも同様にチップ中心からポンディングパッド
までのベクトルを想定し、その総和を求める。それぞれ
の総和ベクトル11をリードフレームの長軸上に置き、
互いに反対方向を向き、かつ、リードフレーム中心から
外方へ向くように2つのアイランド2を配置する。
両アイランドはチップのポンディングパッドの配列に対
応した傾きで配置されるが、この傾きの程度は、両者で
相違していても良い。この設計法でアイランドを配置す
ると、リードの屈曲を少くすることができると同時にア
イランド間を広くすることができる。また1両者が対向
する近くにはポンディングパッドの数が少くなるように
チップ7が載置される。
(実施例3) また、製品によっては、パッドの配置およびパッドとリ
ードとの接続関係、いわゆるピンコネクションが、ユー
ザーなどの要請ですでに決定していることもある。第4
図にその例が示されている。この例では、実施例2にお
ける設計法を用いることができないので、可能なかぎり
中間リードが短く、屈曲が少なくなるようにリードフレ
ームの一辺と、その辺と対向するチップの辺の延長線と
が交わる角度をO〜45″の範囲で求める。第4図では
、その角度が18°であった。その角度で、中間リード
を短く、かつ、その屈曲を小さくすることができた。
〔発明の効果〕
以上詳述したように、本発明によって、従来よりも短く
、かつ屈曲の小さい中間リードを持つリードフレームが
設計でき、組立性、信頼性の向上を図ることができる。
また、チップ上のポンディングパッドが不規則に配電さ
れていてもチップ間の距離を小さく保つことができるの
でパッケージの小型化が可能となる。
【図面の簡単な説明】
第1図は、本発明の第1の実施例のリードフレームとパ
ッケージの断面図、第2図は、本発明の第2の実施例の
リードフレームとパッケージの断面図、第3図は、本発
明の第2の実施例のチップの断面図、第4図は、本発明
の第3の実施例のチップとリードフレームの断面図、第
5図〜第7図は、従来例のリードフレーム、パッケージ
およびチップの断面図である。 1・・・リードフレーム、    2・・・す3・・・
リードフレームの吊りビン、 4・・・リードフレームのダムバー、 5・・・リードフレームの中間リード、6・・・パッケ
ージ、      7・・・チップ、8・・・空きリー
ド、      9・・・ベクトル、10・・・チップ
上のポンディングパッド、11・・・総和ベクトル。 ドフレームのアイランド、 (8733)  代理人 弁理士 猪 股 祥 晃(ほ
か1名)第1図 第2図 第3図 第5図 第4図 第6図 第7図

Claims (1)

    【特許請求の範囲】
  1. 少なくとも2個以上の半導体素子をリードフレームの半
    導体素子載置部に設置した半導体装置において、前記半
    導体素子を、この半導体素子の任意の一辺の延長線とこ
    の一辺と直接対向するリードフレームの一辺もしくはそ
    の延長線とが交点を結ぶように、前記リードフレームの
    半導体装置部に設置したことを特徴とする半導体装置。
JP2052815A 1990-03-06 1990-03-06 半導体装置 Expired - Fee Related JPH0793400B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2052815A JPH0793400B2 (ja) 1990-03-06 1990-03-06 半導体装置
US07/662,965 US5126823A (en) 1990-03-06 1991-03-01 Lead frame having at least two islands and resin molded semiconductor device using it
DE69119938T DE69119938T2 (de) 1990-03-06 1991-03-05 Mit mindestens zwei Trägerteilen versehener Leiterrahmen und Anwendung zu einer im Harz eingebetteten Halbleiter-Einrichtung
KR1019910003523A KR950006433B1 (ko) 1990-03-06 1991-03-05 적어도 2개의 아일랜드를 갖춘 리이드 프레임과 이것을 사용한 수질밀봉형 반도체 장치
EP91103301A EP0445726B1 (en) 1990-03-06 1991-03-05 Lead frame having at least two islands and resin molded semiconductor device using it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2052815A JPH0793400B2 (ja) 1990-03-06 1990-03-06 半導体装置

Publications (2)

Publication Number Publication Date
JPH03256353A true JPH03256353A (ja) 1991-11-15
JPH0793400B2 JPH0793400B2 (ja) 1995-10-09

Family

ID=12925344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2052815A Expired - Fee Related JPH0793400B2 (ja) 1990-03-06 1990-03-06 半導体装置

Country Status (5)

Country Link
US (1) US5126823A (ja)
EP (1) EP0445726B1 (ja)
JP (1) JPH0793400B2 (ja)
KR (1) KR950006433B1 (ja)
DE (1) DE69119938T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7190055B2 (en) 2005-04-04 2007-03-13 Matsushita Electric Industrial Co., Ltd. Lead frame and semiconductor device
JP2021015936A (ja) * 2019-07-16 2021-02-12 Tdk株式会社 電子部品パッケージ

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2598192B2 (ja) * 1991-12-06 1997-04-09 株式会社東芝 半導体製造装置
JPH05206365A (ja) * 1992-01-30 1993-08-13 Fuji Electric Co Ltd 半導体装置およびその組立用リードフレーム
JP3138539B2 (ja) * 1992-06-30 2001-02-26 三菱電機株式会社 半導体装置及びcob基板
CH686325A5 (de) * 1992-11-27 1996-02-29 Esec Sempac Sa Elektronikmodul und Chip-Karte.
JP2732767B2 (ja) * 1992-12-22 1998-03-30 株式会社東芝 樹脂封止型半導体装置
US5296743A (en) * 1993-05-07 1994-03-22 National Semiconductor Corporation Plastic encapsulated integrated circuit package and method of manufacturing the same
JP2960283B2 (ja) * 1993-06-14 1999-10-06 株式会社東芝 樹脂封止型半導体装置の製造方法と、この製造方法に用いられる複数の半導体素子を載置するためのリードフレームと、この製造方法によって製造される樹脂封止型半導体装置
JP3020191B2 (ja) * 1993-11-18 2000-03-15 株式会社新川 ボンデイング座標のティーチング方法及びティーチング手段
KR0149798B1 (ko) * 1994-04-15 1998-10-01 모리시다 요이치 반도체 장치 및 그 제조방법과 리드프레임
KR100242994B1 (ko) * 1996-12-28 2000-02-01 김영환 버텀리드프레임 및 그를 이용한 버텀리드 반도체 패키지
KR100603932B1 (ko) * 2005-01-31 2006-07-24 삼성전자주식회사 칩-온-보오드 기판을 갖는 반도체 장치
KR100715287B1 (ko) * 2006-04-26 2007-05-08 삼성전자주식회사 반도체 메모리 모듈
JP6371582B2 (ja) * 2014-05-15 2018-08-08 ローム株式会社 パッケージ
US10957631B2 (en) * 2018-12-12 2021-03-23 Texas Instruments Incorporated Angled die pad of a leadframe for a molded integrated circuit package
CN110265379B (zh) * 2019-06-26 2024-07-16 富满微电子集团股份有限公司 基岛斜置的ic引线支架及封装ic
CN110246824B (zh) * 2019-06-26 2024-06-18 富满微电子集团股份有限公司 基岛斜置的双基岛ic引线支架及封装ic
CN110600450A (zh) * 2019-10-25 2019-12-20 山东晶导微电子股份有限公司 用于布置芯片的引线框架、封装体以及电源模块

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5010967A (ja) * 1973-05-28 1975-02-04
JPS5029163A (ja) * 1973-07-17 1975-03-25

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4282544A (en) * 1977-12-12 1981-08-04 Motorola Inc. Encapsulated hybrid circuit assembly
JPS6160846A (ja) * 1984-08-31 1986-03-28 Tamagawa Kikai Kinzoku Kk 半導体装置用銅合金リ−ド材
US4977441A (en) * 1985-12-25 1990-12-11 Hitachi, Ltd. Semiconductor device and tape carrier
US4794431A (en) * 1986-04-21 1988-12-27 International Rectifier Corporation Package for photoactivated semiconductor device
JP2569717B2 (ja) * 1987-06-05 1997-01-08 日本電装株式会社 樹脂封止型半導体装置およびその製造方法
JPH0828455B2 (ja) * 1988-02-24 1996-03-21 富士通株式会社 リードフレーム及びそれを用いた電子部品の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5010967A (ja) * 1973-05-28 1975-02-04
JPS5029163A (ja) * 1973-07-17 1975-03-25

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7190055B2 (en) 2005-04-04 2007-03-13 Matsushita Electric Industrial Co., Ltd. Lead frame and semiconductor device
JP2021015936A (ja) * 2019-07-16 2021-02-12 Tdk株式会社 電子部品パッケージ
US11721618B2 (en) 2019-07-16 2023-08-08 Tdk Corporation Electronic component package
US12205873B2 (en) 2019-07-16 2025-01-21 Tdk Corporation Electronic component package

Also Published As

Publication number Publication date
DE69119938D1 (de) 1996-07-11
US5126823A (en) 1992-06-30
KR950006433B1 (ko) 1995-06-15
DE69119938T2 (de) 1996-11-28
EP0445726B1 (en) 1996-06-05
EP0445726A1 (en) 1991-09-11
JPH0793400B2 (ja) 1995-10-09

Similar Documents

Publication Publication Date Title
JPH03256353A (ja) 半導体装置
US5444296A (en) Ball grid array packages for high speed applications
US6376914B2 (en) Dual-die integrated circuit package
US6583499B2 (en) Quad flat non-leaded package and leadframe for use in a quad flat non-leaded package
US7259451B2 (en) Invertible microfeature device packages
US6639308B1 (en) Near chip size semiconductor package
US5309020A (en) Packaged semiconductor device assembly including two interconnected packaged semiconductor devices mounted on a common substrate
US6498389B1 (en) Ultra-thin semiconductor package device using a support tape
JPH04269856A (ja) 半導体集積回路装置
US20130200507A1 (en) Two-sided die in a four-sided leadframe based package
US8809118B2 (en) Chip on leads
KR950012925B1 (ko) 반도체 리이드 프레임
JPH1117100A (ja) 半導体装置
US6794745B1 (en) Lead on chip type semiconductor package
CN221960969U (zh) 引线框架和封装体
KR950006434B1 (ko) 리이드 프레임
JPH04163956A (ja) 半導体装置用リードフレーム
JPH0324750A (ja) 半導体装置用パッケージのキャップ
KR100192329B1 (ko) 반도체소자 패키지 공정용 리드 프레임
JPS62249464A (ja) 半導体パツケ−ジ
JPH1041454A (ja) マルチチップパッケージ構造
JPH0485947A (ja) 半導体装置の形成方法及び半導体チップの外部端子の配置方法
KR20040048741A (ko) 양면 실장 리드 프레임 구조를 갖는 반도체 칩 스케일패키지
JPH07142584A (ja) 半導体装置
JPH06132475A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees