JPH05206365A - 半導体装置およびその組立用リードフレーム - Google Patents

半導体装置およびその組立用リードフレーム

Info

Publication number
JPH05206365A
JPH05206365A JP4014382A JP1438292A JPH05206365A JP H05206365 A JPH05206365 A JP H05206365A JP 4014382 A JP4014382 A JP 4014382A JP 1438292 A JP1438292 A JP 1438292A JP H05206365 A JPH05206365 A JP H05206365A
Authority
JP
Japan
Prior art keywords
lead
lead frame
chip
semiconductor device
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4014382A
Other languages
English (en)
Inventor
Atsushi Maruyama
篤 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP4014382A priority Critical patent/JPH05206365A/ja
Priority to GB9226347A priority patent/GB2263815B/en
Priority to US07/006,657 priority patent/US5309017A/en
Publication of JPH05206365A publication Critical patent/JPH05206365A/ja
Priority to US08/172,493 priority patent/US5395800A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/811—Multiple chips on leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/926—Multiple bond pads having different sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/944—Dispositions of multiple bond pads
    • H10W72/9445—Top-view layouts, e.g. mirror arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】同一パッケージ内に複数個のＩＣチップを組み
込んだ樹脂封止形の半導体装置を対象に、多種多様な用
途の半導体装置にも対応可能な汎用性の高い組立用リー
ドフレームを提供する。 【構成】基本パターンの外周域に沿って一列に並ぶ複数
のチップマウント部１と、チップマウント部の配列に沿
ってその内側に平行に並ぶ複数条のコモンリード２と、
前記の各チップマウント部，およびコモンリードに連ね
てチップマウント部と反対側のパターン外周域に集中配
列した外部リード３と、前記パターンの外周を取り囲む
連結条帯４と、連結条帯と各チップマウント部，および
外部リードとの間を連結するタイバー５を基本パターン
としてリードフレーム６を構成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、同一パッケージ内に複
数のパワーＩＣなどの半導体チップを組み込んで構成し
た樹脂封止形の半導体装置、およびその組立用リードフ
レームに関する。
【０００２】
【従来の技術】頭記の半導体装置として、製品の量産
性，組立性などの面からリードフレーム上にＩＣチップ
などの半導体チップを組立てた上で、トランスファモー
ルド法などにより樹脂封止して製造した樹脂封止形半導
体装置が広く採用されている。また、最近ではパワーエ
レクトロニクス分野での電源回路，制御回路用として、
例えばパワートランジスタとその制御，保護回路を１チ
ップ化したパワーＩＣの製品も開発されて市場に広く展
開している。
【０００３】
【発明が解決しようとする課題】このような状況の中
で、半導体装置の小形，軽量化を進めることを狙いに複
数個のパワーＩＣを単一のリードフレーム上に組立てて
樹脂パッケージ内に組み込んだ製品の出現が要望されて
いる。ところで、従来におけるリードフレームの基本パ
ターンは、１個の半導体チップに対応してチップマウン
ト部，およびリード部が形成されている。このために、
仮に前記の基本パターンを並べてパターン形成したリー
ドフレームに複数個の半導体チップを組立てて同一パッ
ケージに収容したとすると、パッケージから引出した外
部リードの数が単純に半導体チップの搭載数の整数倍に
なってしまい、製品の小形化にも限界があるほか、チッ
プマウント部をリードフレームの中央域に形成してここ
にパワーＩＣなどの半導体チップをマウントした構成で
は、半導体チップの発生熱に対する放熱性にも問題が生
じる。
【０００４】本発明は上記の点にかんがみなされたもの
であり、その目的は、同一パッケージ内に複数個のＩＣ
チップを組み込んだ樹脂封止形の半導体装置を対象に、
多種多様な用途の半導体装置にも対応可能な汎用性の高
い組立用リードフレーム、およびそのリードフレーム上
に組立てて製品の小形，軽量化を図った半導体装置を提
供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明のリードフレームにおいては、パターン外周
域に沿って一列に並ぶ複数のチップマウント部と、チッ
プマウント部の配列に沿ってその内側に平行に並ぶ複数
条のコモンリードと、前記の各チップマウント部，およ
びコモンリードに連ねてチップマウント部と反対側のパ
ターン外周域に集中配列した外部リードと、前記パター
ンの外周を取り囲む連結条帯と、連結条帯と各チップマ
ウント部，および外部リードとの間を連結するタイバー
とを基本パターンとして形成するものとする。
【０００６】また、前記のリードフレームにおいては、
チップマウント部から引出した外部リードをリード列の
両端側に、コモンリードから引出した外部リードをリー
ド列の内側に配列して構成するのがよい。一方、本発明
の半導体装置は、前記構成のリードフレームに対し、コ
モンリードと外部リードとの間の不要箇所をカットし、
さらに各チップマウント部ごとに半導体チップをマウン
トし、かつ各半導体チップとコモンリードとの間をワイ
ヤボンディングした上で、樹脂モールド加工，リード加
工を施して組立て構成するものとする。
【０００７】また、前記構成の半導体装置の実施態様と
して、外部リード列の両端側に並ぶ外部リードを主端子
用，内側に並ぶ外部リードを制御端子用とした構成、さ
らに樹脂パッケージの底面側にリードフレームの裏面に
近接して放熱用金属板を一体モールドした構成などがあ
る。
【０００８】
【作用】先記のように、単一のリードフレーム上に数個
の半導体チップを組立た半導体装置では、各半導体チッ
プごとに回路上で共通電位となる電極が存在する。そこ
で、これら共通電位の電極同士をグループ分けしてリー
ドフレームのコモンリードにワイヤボンディングして接
続することにより、内部配線が簡略化されるほか、外部
リードの本数も少なくて済み、半導体装置の小形，軽量
化が達成できる。また、この場合にコモンリードを回路
構成に合わせて不要箇所を適宜にカットすることで、外
部リードを単極リードあるいはコモンリードに連なるリ
ードとして使用することができ、これにより同じ基本パ
ターンのリードフレームを多種多様な用途の半導体装置
への適用が可能となる。
【０００９】また、チップマウント部をリード引出し側
と反対側に並べてパターンの外周域に形成したことによ
り、ここにマウントした半導体チップの発熱が外部に熱
放散し易くなる。さらに、リードフレーム上に形成した
外部リード列のうち、両端側に並ぶ外部リードを主電流
の流れる主端子用，内側に並ぶ外部リードを制御端子用
として使用することで、主電流の通電に伴う外部リード
の温度上昇を、例えば前記の外部リードと接続し合う相
手側のプリント配線板側に形成した導体パターンの幅を
広くする（プリント配線板側の導体パターンの幅は、こ
こに実装する半導体装置の外部リードの配列ピッチに合
わせる必要があるが、両端に並ぶ導体パターンは外部リ
ードの配列に制約されることなく幅を広く形成できる）
などして高い熱放散性を確保することが可能である。加
えて、リードフレームの裏面と向かい合わせに近接して
樹脂パッケージの底面側に放熱用金属板を一体モールド
した構成では、放熱用金属板がヒートシンクとして半導
体チップの通電に伴う発生熱を良好に熱放散させるよう
に働くので放熱性がより一層向上する。
【００１０】
【実施例】以下本発明の実施例を図面に基づいて説明す
る。図１は本発明によるリードフレームの基本パターン
を示すものであり、図において、１はパターンの外周域
に扇形状に配列して形成した複数のチップマウント部、
２はチップマウント部１の配列に沿ってその内側に平行
に並ぶようループ状に形成した複数条のコモンリード、
３は前記の各マウントチップ部１，およびコモンリード
２に連ねてチップマウント部１と反対側のパターン外周
域に集中して並ぶよう配列した外部リード、４は前記パ
ターンの外周を取り囲むサイドレール兼用の連結条帯、
５は連結条帯４と各チップマウント部１，および外部リ
ード３との間を連結するタイバーであり、これらを基本
パターンとしてリードフレーム６が構成されている。
【００１１】次に、前記構成のリードフレーム６を用い
て組立てた半導体装置の実施例を図２，図３に示す。な
お、図示は連結条帯，タイバーのカットを行う以前の組
立状態を表しており、図中の７はリードフレーム６に形
成したチップマウント部１にマウントしたパワーＩＣな
どの半導体チップ、８は半導体チップ７とリードフレー
ム６のコモンリード２との間を接続したボンディングワ
イヤ、９は樹脂パッケージ、９ａは樹脂パッケージ９の
取付け用ねじ穴である。
【００１２】ここで、半導体装置の組立手順を説明する
と、まず図１に示したリードフレーム６の基本パターン
に対し、図２あるいは図３に示すようにコモンリード２
と外部リード３とを繋ぐ部分で不要箇所をカットし、単
極リードあるいはコモンリードとして使用する。このコ
モンリード２のカット箇所は半導体装置の内部配線に合
わせて決め、そのリードカットをリード加工機などで行
う。その後、各チップマウント部１に半導体チップ７を
マウントし、さらに各半導体チップ７の共通電位電極同
士をグループとして各コモンリード２との間に図２ある
いは図３の実施例のようにワイヤボンディングを施す。
なお、この場合に左右に配列した外部リード３につい
て、通電に伴う発生熱の熱放散性を配慮してリード列の
両端側に並ぶ外部リードを主電流の流れる主端子用と
し、その内側に並ぶ外部リードを制御端子用として用い
るのがよい。
【００１３】次に、半導体チップ７を組立てたリードフ
レーム６，および後記する放熱用金属板をトランスファ
モールド金型にインサートして金型で保持し、この状態
で金型に成形樹脂を充填して樹脂パッケージ９を形成す
る。なお、この樹脂モールド工程では、成形樹脂をチッ
プマウント部側から金型に注入するのがよく、これによ
り細条のコモンリード２，外部リード３などが樹脂注入
の際に樹脂の注入圧で不当に変形するのが防げる。そし
て、モールド加工が済んだ後にリードフレームをモール
ド金型より取出し、リード加工機により樹脂パッケージ
９の外側に残った連結条帯４，およびタイバー５をカッ
トし、さらに外部リード３について所定のリード曲げ加
工を行って製品が完成する。
【００１４】図４は前記のようにして組立てられた製品
の完成図であり、樹脂パッケージ９の裏面側にはパッケ
ージ内に封止されているリードフレーム６の裏面と向か
い合わせに並べて先記した肉厚の厚い放熱用金属板１０
が片側面を露呈して一体にモールドされている。
【００１５】
【発明の効果】本発明の半導体装置，およびリードフレ
ームは以上述べたように構成されているので、次記の効
果を奏する。すなわち、複数個の半導体チップを同一パ
ッケージ内に装備した半導体装置に対して、半導体チッ
プと外部リードとの間の内部配線構造を簡略化できるほ
か、パッケージから引き出す外部リードの本数も少なく
て済み、これにより半導体装置の小形，軽量化が達成で
きる。
【００１６】また、半導体装置の回路構成に合わせてコ
モンリードの不要箇所を適宜にカットすることで、外部
リードを必要に応じて単極リードあるいはコモンリード
に連なるリードとして使用することができ、これにより
同じ基本パターンのリードフレームを多種多様な用途の
半導体装置にも適用できる。さらに、チップマウント部
をリード引出し側と反対側に並べてパターンの外周域に
形成したことにより、ここにマウントした半導体チップ
に対する熱放散が向上する。
【図面の簡単な説明】
【図１】本発明の実施例によるリードフレームの基本パ
ターン図
【図２】図１のリードフレームを用いて組立構成した半
導体装置の構成図
【図３】図２と異なる実施例の半導体装置の構成図
【図４】図２，図３による半導体装置の完成製品を表す
構成図であり、（ａ）は製品の底面図、（ｂ）は（ａ）
図の一部断面側視図
【符号の説明】
１ チップマウント部 ２ コモンリード ３ 外部リード ４ 連結条帯 ５ タイバー ６ リードフレーム ７ 半導体チップ ８ ボンディングワイヤ ９ 樹脂パッケージ １０ 放熱用金属板

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】複数のチップマウント部とこれに対応する
    リード部との組合わせを基本パターンとして形成した半
    導体装置の組立用リードフレームであって、パターン外
    周域に沿って一列に並ぶ複数のチップマウント部と、チ
    ップマウント部の配列に沿ってその内側に平行に並ぶ複
    数条のコモンリードと、前記の各チップマウント部，お
    よびコモンリードに連ねてチップマウント部と反対側の
    パターン外周域に集中配列した外部リードと、前記パタ
    ーンの外周を取り囲む連結条帯と、連結条帯と各チップ
    マウント部，および外部リードとの間を連結するタイバ
    ーを基本パターンとして形成したことを特徴とする半導
    体装置の組立用リードフレーム。
  2. 【請求項２】請求項１記載のリードフレームにおいて、
    チップマウント部から引出した外部リードをリード列の
    両端側に、コモンリードから引出した外部リードをリー
    ド列の内側に配列したことを特徴とする半導体装置の組
    立用リードフレーム。
  3. 【請求項３】請求項１記載のリードフレームに対し、コ
    モンリードと外部リードとの間の不要箇所をカットし、
    さらに各チップマウント部ごとに半導体チップをマウン
    トし、かつ各半導体チップとコモンリードとの間をワイ
    ヤボンディングした上で、樹脂モールド加工，リード加
    工を施して組立て構成したことを特徴とする半導体装
    置。
  4. 【請求項４】請求項３記載の半導体装置において、外部
    リード列の両端側に並ぶ外部リードを主端子用，内側に
    並ぶ外部リードを制御端子用としたことを特徴とする半
    導体装置。
  5. 【請求項５】請求項３記載の半導体装置において、樹脂
    パッケージの底面側にリードフレームの裏面に近接して
    放熱用金属板を一体にモールドしたことを特徴とする半
    導体装置。
JP4014382A 1992-01-30 1992-01-30 半導体装置およびその組立用リードフレーム Pending JPH05206365A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP4014382A JPH05206365A (ja) 1992-01-30 1992-01-30 半導体装置およびその組立用リードフレーム
GB9226347A GB2263815B (en) 1992-01-30 1992-12-17 A semiconductor device and the assembly lead frame thereof
US07/006,657 US5309017A (en) 1992-01-30 1993-01-21 Assembly lead frame with common lead arrangement for semiconductor devices
US08/172,493 US5395800A (en) 1992-01-30 1993-12-22 Method for assembling semiconductor devices with lead frame containing common lead arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4014382A JPH05206365A (ja) 1992-01-30 1992-01-30 半導体装置およびその組立用リードフレーム

Publications (1)

Publication Number Publication Date
JPH05206365A true JPH05206365A (ja) 1993-08-13

Family

ID=11859500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4014382A Pending JPH05206365A (ja) 1992-01-30 1992-01-30 半導体装置およびその組立用リードフレーム

Country Status (3)

Country Link
US (2) US5309017A (ja)
JP (1) JPH05206365A (ja)
GB (1) GB2263815B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998024128A1 (en) * 1996-11-28 1998-06-04 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP2007516616A (ja) * 2003-12-17 2007-06-21 チップパック，インク． ダイの上にスタックされたインバーテッドパッケージを有するマルチチップパッケージモジュール
JP2007165426A (ja) * 2005-12-12 2007-06-28 Mitsubishi Electric Corp 半導体装置
JP2010500754A (ja) * 2006-08-10 2010-01-07 ヴィシャイ ジェネラル セミコンダクター エルエルシー 放熱能力を向上させた半導体装置
WO2015068565A1 (ja) * 2013-11-08 2015-05-14 アイシン精機株式会社 半導体装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950012925B1 (ko) * 1992-12-31 1995-10-23 삼성전자주식회사 반도체 리이드 프레임
US5592020A (en) * 1993-04-16 1997-01-07 Kabushiki Kaisha Toshiba Semiconductor device with smaller package having leads with alternating offset projections
KR0149798B1 (ko) * 1994-04-15 1998-10-01 모리시다 요이치 반도체 장치 및 그 제조방법과 리드프레임
US5545920A (en) * 1994-09-13 1996-08-13 Texas Instruments Incorporated Leadframe-over-chip having off-chip conducting leads for increased bond pad connectivity
US5585667A (en) * 1994-12-23 1996-12-17 National Semiconductor Corporation Lead frame for handling crossing bonding wires
US5918112A (en) * 1997-07-24 1999-06-29 Motorola, Inc. Semiconductor component and method of fabrication
WO1999023700A1 (en) 1997-11-05 1999-05-14 Martin Robert A Chip housing, methods of making same and methods for mounting chips therein
TW200631154A (en) * 2004-11-03 2006-09-01 Koninkl Philips Electronics Nv Inner bridges for chip-to-chip interconnections in a multi-chip IC package
DE102006033023A1 (de) * 2006-07-17 2008-01-24 Robert Bosch Gmbh Halbleiteranordnung und entsprechendes Herstellungsverfahren
US8359927B2 (en) * 2009-08-12 2013-01-29 Freescale Semiconductor, Inc. Molded differential PRT pressure sensor

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4084312A (en) * 1976-01-07 1978-04-18 Motorola, Inc. Electrically isolated heat sink lead frame for plastic encapsulated semiconductor assemblies
JPS54152970A (en) * 1978-05-24 1979-12-01 Hitachi Ltd Resin-molding method, mold and molded body
FR2436505A1 (fr) * 1978-09-12 1980-04-11 Radiotechnique Compelec Dispositif optoelectronique a emetteur et recepteur couples
JPS57202745A (en) * 1981-06-05 1982-12-11 Yamagata Nippon Denki Kk Manufacture of semiconductor device
US4446375A (en) * 1981-10-14 1984-05-01 General Electric Company Optocoupler having folded lead frame construction
JPS59175145A (ja) * 1983-03-24 1984-10-03 Fuji Electric Co Ltd リ−ドフレ−ム
JPS6065551A (ja) * 1983-09-21 1985-04-15 Toshiba Corp 樹脂封止型半導体装置とその製造方法
JPS60225435A (ja) * 1984-04-24 1985-11-09 Toshiba Corp 半導体装置の製造方法
JPS6195536A (ja) * 1984-10-16 1986-05-14 Sanken Electric Co Ltd 樹脂封止型半導体装置の製造方法
IT1185410B (it) * 1985-10-10 1987-11-12 Sgs Microelettronica Spa Metodo e contenitore perfezionato per dissipare il calore generato da una piastrina a circuito integrato
JPH0691118B2 (ja) * 1986-11-28 1994-11-14 富士通株式会社 半導体装置およびその製造方法
US4743956A (en) * 1986-12-15 1988-05-10 Thomson Components-Moster Corporation Offset bending of curvaceously planar radiating leadframe leads in semiconductor chip packaging
JP2744273B2 (ja) * 1988-02-09 1998-04-28 キヤノン株式会社 光電変換装置の製造方法
JP2519806B2 (ja) * 1989-09-12 1996-07-31 株式会社東芝 樹脂封止型半導体装置
JP2748592B2 (ja) * 1989-09-18 1998-05-06 セイコーエプソン株式会社 半導体装置の製造方法および半導体封止用成形金型
US5041902A (en) * 1989-12-14 1991-08-20 Motorola, Inc. Molded electronic package with compression structures
JPH0793400B2 (ja) * 1990-03-06 1995-10-09 株式会社東芝 半導体装置
US5202288A (en) * 1990-06-01 1993-04-13 Robert Bosch Gmbh Method of manufacturing an electronic circuit component incorporating a heat sink
US5258330A (en) * 1990-09-24 1993-11-02 Tessera, Inc. Semiconductor chip assemblies with fan-in leads
US5256598A (en) * 1992-04-15 1993-10-26 Micron Technology, Inc. Shrink accommodating lead frame

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998024128A1 (en) * 1996-11-28 1998-06-04 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US5998856A (en) * 1996-11-28 1999-12-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP2007516616A (ja) * 2003-12-17 2007-06-21 チップパック，インク． ダイの上にスタックされたインバーテッドパッケージを有するマルチチップパッケージモジュール
US8970049B2 (en) 2003-12-17 2015-03-03 Chippac, Inc. Multiple chip package module having inverted package stacked over die
JP2007165426A (ja) * 2005-12-12 2007-06-28 Mitsubishi Electric Corp 半導体装置
JP2010500754A (ja) * 2006-08-10 2010-01-07 ヴィシャイ ジェネラル セミコンダクター エルエルシー 放熱能力を向上させた半導体装置
WO2015068565A1 (ja) * 2013-11-08 2015-05-14 アイシン精機株式会社 半導体装置

Also Published As

Publication number Publication date
GB2263815B (en) 1995-11-01
US5395800A (en) 1995-03-07
GB2263815A (en) 1993-08-04
GB9226347D0 (en) 1993-02-10
US5309017A (en) 1994-05-03

Similar Documents

Publication Publication Date Title
JP2708320B2 (ja) マルチチップ型半導体装置及びその製造方法
EP0399447B1 (en) Plastic molded type semiconductor device
JP2934357B2 (ja) 半導体装置
CN101416305B (zh) 具有集成通孔散热器引脚的模制半导体封装
JPH05206365A (ja) 半導体装置およびその組立用リードフレーム
JPH07288309A (ja) 半導体装置及びその製造方法並びに半導体モジュール
US5019893A (en) Single package, multiple, electrically isolated power semiconductor devices
US6255135B1 (en) Quad flat pack integrated circuit package
JPH10321768A (ja) 半導体装置、その製造方法
US5844779A (en) Semiconductor package, and semiconductor device using the same
US7102211B2 (en) Semiconductor device and hybrid integrated circuit device
JPS5972757A (ja) 半導体装置
JP3877402B2 (ja) 半導体装置の製造方法
JPH0661372A (ja) ハイブリッドｉｃ
WO2006090305A1 (en) An integrated circuit device package with an additional contact pad, a lead frame and an electronic device
JP2002076234A (ja) 樹脂封止型半導体装置
JP2601228B2 (ja) 樹脂封止型回路装置の製造方法
JP2679848B2 (ja) 半導体装置
JPS6329413B2 (ja)
US20240178106A1 (en) Lead frame apparatus, semiconductor device and method of making a semiconductor device
US12400939B2 (en) Packaged semiconductor device including heat slug
JPH11340400A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
JPH05211247A (ja) 半導体装置
JP3687347B2 (ja) 樹脂封止型半導体装置
US6472731B2 (en) Solder clad lead frame for assembly of semiconductor devices and method