JPH0778195A - 回路設計ｃａｄにおけるデータ更新方式 - Google Patents

Abstract

(57)【要約】 【目的】本発明は回路設計ＣＡＤにより作成した回路論
理のシミュレーションファイルのデータ更新方式に関
し，回路論理マスターファイルの更新情報を更新前のシ
ミュレーションファイルに付加された情報を欠落させる
ことなく自動的に反映させることを目的とする。 【構成】データ更新部は，回路論理の変更に応じて更新
された更新後回路論理マスターファイルから更新後回路
のピン一覧表を作成し，更新前の旧シミュレーションフ
ァイルの走査用ピンに対応する前記ピン一覧表を検索
し，検索によりピン一覧表と一致するピンが検出される
と該ピン情報を更新回路論理のシミュレーション用の新
シミュレーションファイルに格納する。検索による一
致，不一致の結果をピン一覧表にマークして，ピン一覧
表からマークの有無に応じたデータを新シミュレーショ
ンファイルに格納するよう構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は回路設計ＣＡＤにおける
データ更新方式に関する。近年，ＬＳＩ等のデジタル回
路の論理設計はＣＡＤ（Computer Aided Design:コンピ
ュータ支援設計) により一般に行われるようになった。
この回路設計ＣＡＤにおいて回路論理マスターファイル
が作成され, その回路を検証するために使用するシミュ
レーションマスターファイルも作成される。ところが,
回路の設計変更等により回路論理マスターファイルの更
新が発生し，その更新された内容に応じてシミュレーシ
ョンマスターファイルに反映する必要があった。

【０００２】

【従来の技術】図８は従来例の説明図である。回路設計
では，その工程毎に様々なファイルが作成される。図８
のＡ．に示す例では，ＣＡＤによる回路論理設計８０に
より，実際のＬＳＩ回路，ボードを作成するための全て
の情報を持つ回路論理マスターファイルＭＦが作成され
る。設計された回路動作を検証するには，シミュレーシ
ョンを行う必要がある。そのためにシミュレーションフ
ァイル（ＳＦ）作成８１がシミュレーションファイル作
成プログラムにより行われる。次に，シミュレーション
のための情報以外に設計者によって回路論理マスターフ
ァイルに無い情報が手動入力される。入力されるその情
報は，シミュレーションの対象となる回路の状態を画面
に表示するための情報であり，例えば，各回路端子の名
称，端子の表示位置，コメント等であり，設計された回
路の仕様を表すテーブルを参照して入力が行われる。

【０００３】こうして入力されたデータを含むシミュレ
ーションマスターファイルＳＭＦが作成され，このシミ
ュレーションマスターファイルＳＭＦを用いて，表示画
面を見ながら入力条件に対応する出力状態を発生させる
シミュレーション８３が行われる。このシミュレーショ
ンによる結果が正しいかの結果８４が行われ，正しい場
合は終了するが，正しくない場合はその原因を解析して
回路論理の手直し等の作業が行われる。

【０００４】図９はデジタル論理回路のシミュレーショ
ンの例を示し，回路論理マスタファイルＭＦから上記図
８のＡ．によりシミュレーションマスターファイルＳＭ
Ｆが作成されると，計算機のシミュレートシステムによ
りグラフィック端末の画面を見ながらシミュレーション
が行われる。この場合，設計されたデジタル論理回路が
備える多数の入力端子（またはピン），回路間の中間の
端子，出力端子（ピン）に対し名前（または番号）が設
定されている。

【０００５】図９の９０はデジタル論理回路の例であ
り，端子番号として入力端子(1) ，中間端子(2) ，出力
端子(3) の３つの端子番号が設定されているものとす
る。このような端子の中の入力端子に時間的に変化する
電気的な信号を与えた時に, 回路間の端子や出力端子の
電気的状態を走査することによりシミュレーションが行
われる。図９の場合，グラフィック端末の画面上に表示
例９１に示すように, 任意時刻の状態９２と時系列情報
９３とが表示される。この時系列情報９３には，前記デ
ジタル論理回路の各端子(1) 〜(3) の信号の一定時間毎
に変化する情報が表示され，入力端子の状態を変化させ
た時に，対応する時刻における中間端子や出力端子の各
状態が表示される。

【０００６】状態９２は，時系列情報９３の中の任意の
指定された時点における各端子の信号状態が表示され
る。図の表示例９１には, 指定されたある時刻において
端子(1) が物理的にハイレベル(H) ，端子(2) は論理
“１”，端子(3) は論理“０”の状態である。これらの
状態を識別して論理設計の内容が予定されたとおりの機
能を持つか否かを評価することができる。

【０００７】それらの中の指定した入力端子に時間的に
変化する電気的な信号を与えた時に，回路間の端子や出
力端子の電気的状態を走査（識別）することによってシ
ミュレーションが行われる。

【０００８】上記したようにシミュレーションにより予
定された結果が得られない場合は，回路論理設計の手直
しが行われ，回路論理マスターファイルＭＦが変更され
る。また，回路論理マスターファイルＭＦは，回路の改
良や機能の追加等によっても更新される。

【０００９】図８のＢ．は回路論理マスターファイルを
更新した場合の例であり，回路論理の変更８５により，
Ａ．に示す回路論理マスターファイルＭＦが更新されて
更新回路論理マスターファイルＭＦ’が作成される。こ
の更新回路論理マスターファイルＭＦ’についてシミュ
レーションを行う場合には，更新回路論理マスターファ
イルＭＦ’に対してシミュレーションファイル作成８６
が実行される。この結果，更新シミュレーションファイ
ルＳＦ’が得られる。次にこの，更新シミュレーション
ファイルＳＦ’に対し，上記Ａ．の８３と同様の手作業
によるデータ入力を行う必要がある。こうして，更新さ
れたシミュレーションマスターファイルＳＭＦ’が得ら
れ，このファイルに対してシミュレーションが実行され
る。

【００１０】

【発明が解決しようとする課題】上記のように回路論理
マスターファイルが回路の変更に応じて更新される毎に
シミュレーションマスターファイルにその内容を反映す
る必要があるが，従来は回路論理マスターファイルを更
新すると，その更新後の回路論理マスターファイルを用
いてシミュレーションファイルが作成されるので，更新
前のシミュレーションマスターファイル（ＳＭＦ）内に
手動入力されたデータは，再び設計者により手動入力し
なければならない。このため，設計者に負担がかかるだ
けでなく，その作業に時間を要するという問題があっ
た。

【００１１】本発明は回路論理マスターファイルの更新
情報を更新前のシミュレーションマスターファイルにシ
ミュレーション用に付加された情報を欠落させることな
く自動的に反映させることができる回路設計ＣＡＤにお
けるデータ更新方式を提供することを目的とする。

【００１２】

【課題を解決するための手段】図１は本発明の原理構成
図である。図１において，１はシミュレーションファイ
ルのデータ更新部，２は更新された回路論理データを保
持する更新後回路論理マスターファイル，３は更新前の
回路論理のシミュレーションに使用した旧（更新前）シ
ミュレーションファイル，４は更新後回路論理マスター
ファイルから走査用ピンを取り出して作成される更新後
回路のピン一覧表，５は本発明により作成される新（更
新後）シミュレーションファイルである。なお，走査用
ピンとは，回路のシミュレーションを行う際に表示（走
査）するピンのことである。

【００１３】データ更新部１において，１０は更新後回
路の走査用ピンを作成する更新後ピン一覧表作成手段，
１１は更新後ピン一覧表検索手段，１２はピンデータ更
新格納手段，１３はピン一覧表マーク手段，１４はピン
一覧表選択格納手段である。

【００１４】本発明は回路論理ファイルを更新した後，
更新された内容に基づく回路のピン一覧表を作成し，旧
シミュレーションファイルのピンに対応するピン一覧表
の内容を検索して，対応関係に応じて新シミュレーショ
ンファイルに更新データを設定すると共に，更新された
回路論理にだけ含まれるものを選択して新シミュレーシ
ョンファイルに出力することによりシミュレーションフ
ァイルの更新を行う。

【００１５】

【作用】更新後回路論理マスターファイル２には，以前
の回路論理に対して改良，や機能付加等による変更が施
された回路論理データが格納されている。データ更新部
１が起動すると更新後ピン一覧表作成手段１０が駆動さ
れ，更新後回路論理マスターファイル２の中の走査用の
ピンを抽出して更新後回路のピン一覧表４が作成され
る。次に更新後ピン一覧表検索手段１１が駆動される
と，更新前の回路論理をシミュレーションするためのデ
ータが格納された旧シミュレーションファイル３内の走
査用の多数のピンの一つ一つについて，ピン一覧表４に
同じものがあるか検索する。この検索動作の各結果に応
じてピンデータ更新格納手段１２が駆動され，一致した
ピンがピン一覧表４にある場合は，そのピンに関するデ
ータに変更があるかチェックし（チェックに必要な情報
は更新後回路のピン一覧表４が持つ），変更があるとそ
のデータを更新して新シミュレーションファイル５に格
納し，変更が無い場合はその旧シミュレーションファイ
ルのピンのデータを新シミュレーションファイル５に格
納する。また，この格納動作と共にピン一覧表４の該当
するピンデータにマークを付与する。一致するピンがピ
ン一覧表４に無い場合は，削除されたピンであることを
意味するマークを付して新シミュレーションファイル５
に格納する。

【００１６】こうして，旧シミュレーションファイル３
の全ての走査用のピンについての検索と格納動作が終了
すると，次にピン一覧表４の中からマークが付されてい
ないピンを選択して新シミュレーションファイル５に出
力する。この結果，新シミュレーションファイル５には
更新後回路論理マスターファイル２に対応するシミュレ
ーションファイルが格納されると共に，旧シミュレーシ
ョンファイル３の作成時に付加された情報を反映させる
ことができる。このため，新シミュレーションファイル
５に対して旧シミュレーションファイルの作成時に付加
されたのと同じ情報を改めて手動入力により付加する必
要がない。

【００１７】

【実施例】図２は本発明の実施例のブロック構成図，図
３は実施例の処理フロー図である。

【００１８】図２において，２０は２０ａ，２０ｂとで
構成する新回路論理マスターファイル（図１の２に対
応）であり，２０ａは各ボード（プリント基板）に搭載
する部品（ＬＳＩ）の配置等が格納されたボードデー
タ，２０ｂはボードに搭載された各ＬＳＩの走査用のピ
ンの情報等で構成するＬＳＩデータである。２１は旧シ
ミュレーションファイル（図１の３に対応），２２は処
理装置である。処理装置２２はＣＰＵ２３及びメモリ２
４等で構成され，メモリ２４にはプログラムが格納され
ると共に，各ファイルから処理の対象となるデータが読
み込まれたり，本発明により作成されるピン一覧表（図
１の４に対応）が格納される。２５は新回路論理マスタ
ーファイルに対応して更新されたシミュレーションデー
タが格納される新シミュレーションファイル（図１の５
に対応）である。

【００１９】図３に示す実施例の処理フローは，上記の
図２の構成により実行される。図３について図４乃至図
６に示す回路論理の設計の具体例を参照しながら説明す
る。図４は設計変更後のボードの実装例を示し，ＬＳＩ
１〜ＬＳＩ５の各種別のＬＳＩが図のように実装される
ものとする。

【００２０】図５は，図４の構成に対応する新回路論理
マスターファイル（図２の２０）のデータであり，Ａ．
はボードデータ（図２の２０ａ）の例，Ｂ．はＬＳＩデ
ータの例であり，それぞれ一部だけを示す。

【００２１】図５のＡ．のボードデータにおいて，「Ｌ
１１」，「Ｌ１２」は，部品の番号を表し，それぞれ同
じ「ＬＳＩ１」という種類のＬＳＩであることを表し，
「Ｌ２」は「ＬＳＩ２」という種類のＬＳＩであること
を表し。同様に「Ｌ３」は「ＬＳＩ３」という種類のＬ
ＳＩであることを表し，図示されない「Ｌ４１」，「Ｌ
４２」はＬＳＩ４という同じ種類のＬＳＩであることを
表す。

【００２２】図５のＢ．には，各々ＬＳＩにおける走査
用のピン名称（ピン番号）を示し，ＬＳＩ１の場合，
「Ａ１」，「Ａ２」，「Ａ４」という３つのピンを備
え，ＬＳＩ２，ＬＳＩ３の場合，「Ｂ１」，「Ｂ２」，
「Ｂ３」という３つの走査用のピンを備えていることを
表わしている。

【００２３】図３において，最初にボードの論理マスタ
ーファイルから使用しているＬＳＩを取得し，その一覧
表を作成する（図３のＳ１）。このＬＳＩの一覧表は上
記図５のＡ．に示すボードデータの例を使用して作成さ
れる。次に作成されたＬＳＩの一覧表を使用して各ＬＳ
Ｉのデータを得る（図３のＳ２）。このＬＳＩのデータ
の中のピンに関するデータの例が上記図５のＢ．に示さ
れている。

【００２４】このＬＳＩデータを用いて，各ＬＳＩの走
査用のピンについて一覧表を作成する。この時ピンの名
前にＬＳＩの識別名を付加する（図３のＳ３）。次に，
ボード上のＬＳＩの全てについて処理したか判別する
（同Ｓ４）。

【００２５】図６は走査ピンの比較と新マスターファイ
ル作成の具体例であり，に走査用ピン一覧表の内容を
示し，ピンの名称とそれに対する属性（図示されない）
を持つ。この例は，図５のＡ．及びＢ．に示す回路論理
マスターファイルのデータから作成された例である。

【００２６】図３の処理に戻って，ボード上のＬＳＩを
全て処理（ピン一覧表の作成）した場合，次に更新前の
シミュレーションファイル（図２の２１）から走査用ピ
ンを取得する（図３のＳ５）。

【００２７】図６のに更新前のシミュレーションマス
ターファイルの具体例を示す。この中にはピンの名称と
その属性及び設計者が入力した表示情報，コメント等
（図示されない）等で構成されている。図３のステップ
Ｓ５で，この中の先頭から一つのピン（データ）を取得
する。この後，取得すべき走査用ピンが無くなったか判
別し（図３のＳ６），有る場合は取得した走査ピンをピ
ン一覧表（図６の）から検索する（図３のＳ７）。こ
の検索を，図６の例により説明すると，図６のに示す
更新前のシミュレーションマスターファイルから取得し
た一つのピンをに示すピン一覧表の中のピンと比較し
て，一致するか否かを検出することである。

【００２８】この比較により，ピン一覧表にない場合
は，そのピンをダミーとして新（更新後）シミュレーシ
ョンファイル（図２の２５）へ出力する（図３のＳ
８）。図６のに新シミュレーションマスターファイル
の具体例を示す。この中にはピンの名称と変更後の属性
及び設計者が入力した表示情報，コメント情報（図示せ
ず）が含まれる。の更新前のシミュレーションマスタ
ーファイルの例の場合，「Ｌ１１−Ａ３」というピンが
に示す走査用ピン一覧表に存在しないので，ダミーと
しての新シミュレーションマスターファイルに出力さ
れている。この場合，その先頭にダミー（回路論理の変
更により削除されていることを意味する）であることを
表示する「？」のマークが付されている。

【００２９】上記図３のステップＳ７において，ピン一
覧表にあると判別された場合，このピンの属性等の変更
がないかチェックし，変更があれば新しい属性で，変更
がなければ更新前の属性でシミュレーションファイル
（図２の２１）に出力し（図３のＳ９），ピン一覧表の
見つかったピンにマークを付ける（図３のＳ１０）。

【００３０】図６の例では，に示すピン「Ｌ１１−Ａ
１」，「Ｌ１２−Ａ２」，「Ｌ１２−Ａ１」，「Ｌ１２
−Ａ２」，「Ｌ２−Ｂ１」・・・等が，の走査用ピン
一覧表のピンと一致するため，に示す新シミュレーシ
ョンマスターファイルにそのまま出力され，の走査用
ピン一覧表の一致した各ピンの先頭にマーク（この例で
は△のマーク）が付される。

【００３１】上記ステップＳ８またはＳ１１を実行した
後，Ｓ５に戻って次の走査用ピンを旧（更新前）シミュ
レーションマスターファイル（図２の２１，図６の）
から取得し同様の処理を繰り返し，最後に全てのピンに
ついて処理が終了すると，ステップＳ７からステップＳ
１１の処理に移行する。ここで，一覧表からマークされ
ていないピンを追加（マークを付す）としてシミュレー
ションマスターファイルに出力する。

【００３２】この処理を図６の例で説明すると，の走
査用ピン一覧表からマーク（上記図３のＳ１０で付され
た△のマーク）が付されていないピンデータだけ選択し
て出力されるので，「Ｌ１１−Ａ４」，「Ｌ１２−Ａ
４」のデータがの新シミュレーションマスターファイ
ルへ出力され，その時マーク（この例では○のマーク）
が付され，これらのピン「Ｌ１１−Ａ４」，「Ｌ１２−
Ａ４」が，回路論理の変更により追加されたピンである
ことを表示する。

【００３３】このようにして作成された新シミュレーシ
ョンファイル（図２の２５）に対しては，設計者による
属性データ等の手動入力を行う必要がない。図７にデジ
タル回路のシミュレーションの例を示す。

【００３４】図７の(a) は更新前の回路論理の構成であ
り，図のようにボード上にＡ，Ｂ，Ｃ，Ｄ，Ｅ，Ｘの各
ＬＳＩで構成されているものとする。この (a) の構成
を表す回路論理マスターファイルに対応して(b) に示す
ようなシミュレーションマスターファイル（その１部を
表す）が作成されているものとする。(b) には, (a)の
構成に含まれた多数のピンの中の(1),(2),(3) について
の時系列情報が表示されている。

【００３５】上記(a) の回路論理に対して(c) に示すよ
うに回路変更を行ったものとする。この変更は，ＬＳＩ
のＢ及びＸを削除するものである。このような, 変更を
行った(a) の構成に対応するデータを持つ新回路論理マ
スターファイル（図２の２０に対応）と，更新前の(b)
のピンデータを持つシミュレーションファイル（図２の
２１に対応）を用いて，上記図３に示す処理により，
(b) のシミュレーションファイルのピン(1) とピン(3)
については変更が無いが，ピン(2) については新回路論
理マスターファイル(c) には対応するピンが含まれてな
いため, ダミー（削除された）のピンとして扱われ，ピ
ン(2) の時系列情報は空白になっている。

【００３６】

【発明の効果】本発明によれば大規模な回路設計におい
て，回路設計を行う設計者とシミュレーションの担当者
が異なるような場合には，回路論理の変更結果を設計と
異なる担当者が回路論理の変更部分をシミュレーション
ファイルに自動的に反映することができ，人手による入
力を不要にすることができる。また，シミュレーション
のことを意識しないで論理変更を行うことができるの
で，作業を効率化できる。

【図面の簡単な説明】

【図１】本発明の原理構成図である。

【図２】本発明の実施例のブロック構成図である。

【図３】実施例の処理フロー図である。

【図４】設計変更後のボードの実装例を示す図である。

【図５】図４の構成に対応する新回路論理マスターファ
イルのデータを示す図である。

【図６】走査ピンの比較と新マスターファイル作成の具
体例を示す図である。

【図７】デジタル回路のシミュレーションの例を示す図
である。

【図８】従来例の説明図である。

【図９】デジタル論理回路のシミュレーションの例を示
す図である。

【符号の説明】

１ データ更新部 １０ 更新後ピン一覧表作成手段 １１ 更新後ピン一覧表検索手段 １２ ピンデータ更新格納手段 １３ ピン一覧表マーク手段 １４ ピン一覧表選択格納手段 ２ 更新後回路論理マスターファイル ３ 旧（更新前）シミュレーションファイル ４ 更新後回路のピン一覧表 ５ 新（更新後）シミュレーションファイル

Claims (1)

【特許請求の範囲】
1. 【請求項１】 回路設計ＣＡＤにより作成した回路論理
   のシミュレーションを行うためのシミュレーションファ
   イルのデータ更新方式において，データ更新部は，回路
   論理の変更に応じて更新された更新後回路論理マスター
   ファイルから更新後回路のピン一覧表を作成する手段
   と,更新前の旧シミュレーションファイルの走査用ピン
   に対応する前記ピン一覧表を検索する手段と,前記検索
   によりピン一覧表と一致するピンが検出されると該ピン
   情報を更新回路論理のシミュレーション用の新シミュレ
   ーションファイルに格納する手段と,前記検索による一
   致，不一致の結果を前記ピン一覧表にマークを付与する
   手段と，前記ピン一覧表からマークの有無に応じたデー
   タを新シミュレーションファイルに格納する手段とを備
   え，前記新シミュレーションファイルに更新された回路
   論理に対応するシミュレーションのデータが格納される
   ことを特徴とする回路設計ＣＡＤにおけるデータ更新方
   式。