JPH0325788A - メモリ装置 - Google Patents
メモリ装置Info
- Publication number
- JPH0325788A JPH0325788A JP1161662A JP16166289A JPH0325788A JP H0325788 A JPH0325788 A JP H0325788A JP 1161662 A JP1161662 A JP 1161662A JP 16166289 A JP16166289 A JP 16166289A JP H0325788 A JPH0325788 A JP H0325788A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- refresh
- ram
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/141—Battery and back-up supplies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、データの読み，書きを行なう親回路に着脱自
在の半導体メモリ装置に関し、特に，これに限る意図で
はないが，いわゆるＩＣカードまたはメモリカードと称
される装置に関する．例えばＩＣカードには．ＣＰＵお
よび半導体メモリ等一応のコンピュータ機能要素を内蔵
し、演算など高度データ処理機能を有するもの，および
単に半導体メモリおよび読み書き制御回路を内蔵するも
のがある．本発明は、ＩＣカードの実施態様においては
，後者のタイプのＩＣカードに関する． 該後者のタイプのＩＣカードには従来、半導体メモリと
してＲＯＭを用いるもの．ＦＲＯＭを用いるもの，ＥＥ
ＦＲＯＭを用いるもの、およびＳ−ＲＡＭ（スタティッ
クＲＡＭ）を用いるものがある．ＲＯＭ，ＦＲＯＭある
いはＥＥＰＲＯＭを用いるものでは、簡易かつ高速の情
報の書込みができないので，カード製造後にユーザが書
込み（データ更新）を行なう態様の用途には適しない．
この点Ｓ−ＲＡＭを用いるものは，データの読み／書き
が簡易かつ高速であるので、ユーザがデータの書込み（
書き替え）を行なう態様に適してぃる． 〔発明が解決しようとする課題〕 しかしながらＳ−ＲＡＭは，チップ面積当りの記憶ビッ
ト数が少い，データ読み書き速度が遅い、およびメモリ
装置が高価になる、という問題がある．例えば，ＣＣＤ
カメラの撮影データをＩＣカードに書込んで、これをパ
ーソナルコンピュータに入力して、ＣＲＴに表示すると
か，グラフィック処理を施すとか、あるいはフロッピー
ディスクに記録したり、ＩＣカードをプリンタのりーダ
に装着してメモリ画像をプリントアウトするなど，ＩＣ
カードを一時的な画像データ保存手段として用いる場合
，Ｓ−ＲＡＭの低メモリ密度および高価格は，カードの
小型化および低価格化を妨げることになる． この点ダイナミックＲＡＭ （Ｄ−ＲＡＭ）は、高メモ
リ密度および低価格であるので、一応上述のごとき用途
に適するが．所定単位時間以下の周期でリフレッシュし
て、記憶されている情報を再生保持する必要があり，カ
ードを親回路（ＣＯＤカメラの画像データ処理回路，パ
ーソナルコンピュータの画像データ処理回路，プリンタ
のりーダ等、ＩＣカードにデータを書込む装置および又
はデータを読出す装Ｗ）に接続しているときには親回路
がリフレッシュするのでデータは消失しないが、ＩＣカ
ードを親回路から外すとデータが消失してしまうという
問題がある． 本発明は，高メモリ容量（高実装密度）かつ低価格で、
親回路に対して着脱するメモリ装置を提供し，かつ親回
路から外しているときのデータの消失を防止することが
できるメモリ装置を提供することを目的とする． 〔課題を解決するための手段〕 最近は、Ｄ−ＲＡＭメモリアレイに読み書き制御回路お
よび再生保持手段を組込んだ，大メモリ容量，高速読み
／書きおよび低電力消費のメモリＩＣが提供されている
．再生保持手段は、その入力端に所定態様の電気信号が
到来するとＤ−ＲＡＭメモリアレイのリフレッシュを行
なう．そこで本発明においてはこのようなメモリＩＣを
用いかつ，メモリ装置を親回路に接続するための接続手
段が非接続のとき再生保持手段に前記所定態様の電気信
号を与える信号出力手段を備える．すなわち本発明のメ
モリ装置は，情報を記憶するためのダイナミックＲ Ａ
Ｍ （１１１）と，このダイナミックＲ Ａ Ｍ （
１１１）に記憶されるべき情報の付与またはこのダイナ
ミックＲ Ａ Ｍ （１１１）から出力された情報の処
理をする親回路（２００）に接続するための接続手段（
２０）と、接続手段（２０）が親回路（２００）と非接
続のとき所定態様の信号を出力する信号出力手段（２１
〜２５）と、この信号出力手段（２１〜２５）から出力
された所定態様の信号に応答してダイナミックＲ Ａ
Ｍ （１１１）に記憶されている情報を再生保持するた
めの再生保持手段（１２１〜ｌ２３）と、この再生保持
手段（１２１〜Ｉ２３）およびダイナミックＲ Ａ Ｍ
（１１１）に動作電圧を与える電源手段（１５）と、
を備える． なおカツコ内の記号は、図面に示し後述する本発明の実
施例の対応要素又は対応信号を示すものである。
在の半導体メモリ装置に関し、特に，これに限る意図で
はないが，いわゆるＩＣカードまたはメモリカードと称
される装置に関する．例えばＩＣカードには．ＣＰＵお
よび半導体メモリ等一応のコンピュータ機能要素を内蔵
し、演算など高度データ処理機能を有するもの，および
単に半導体メモリおよび読み書き制御回路を内蔵するも
のがある．本発明は、ＩＣカードの実施態様においては
，後者のタイプのＩＣカードに関する． 該後者のタイプのＩＣカードには従来、半導体メモリと
してＲＯＭを用いるもの．ＦＲＯＭを用いるもの，ＥＥ
ＦＲＯＭを用いるもの、およびＳ−ＲＡＭ（スタティッ
クＲＡＭ）を用いるものがある．ＲＯＭ，ＦＲＯＭある
いはＥＥＰＲＯＭを用いるものでは、簡易かつ高速の情
報の書込みができないので，カード製造後にユーザが書
込み（データ更新）を行なう態様の用途には適しない．
この点Ｓ−ＲＡＭを用いるものは，データの読み／書き
が簡易かつ高速であるので、ユーザがデータの書込み（
書き替え）を行なう態様に適してぃる． 〔発明が解決しようとする課題〕 しかしながらＳ−ＲＡＭは，チップ面積当りの記憶ビッ
ト数が少い，データ読み書き速度が遅い、およびメモリ
装置が高価になる、という問題がある．例えば，ＣＣＤ
カメラの撮影データをＩＣカードに書込んで、これをパ
ーソナルコンピュータに入力して、ＣＲＴに表示すると
か，グラフィック処理を施すとか、あるいはフロッピー
ディスクに記録したり、ＩＣカードをプリンタのりーダ
に装着してメモリ画像をプリントアウトするなど，ＩＣ
カードを一時的な画像データ保存手段として用いる場合
，Ｓ−ＲＡＭの低メモリ密度および高価格は，カードの
小型化および低価格化を妨げることになる． この点ダイナミックＲＡＭ （Ｄ−ＲＡＭ）は、高メモ
リ密度および低価格であるので、一応上述のごとき用途
に適するが．所定単位時間以下の周期でリフレッシュし
て、記憶されている情報を再生保持する必要があり，カ
ードを親回路（ＣＯＤカメラの画像データ処理回路，パ
ーソナルコンピュータの画像データ処理回路，プリンタ
のりーダ等、ＩＣカードにデータを書込む装置および又
はデータを読出す装Ｗ）に接続しているときには親回路
がリフレッシュするのでデータは消失しないが、ＩＣカ
ードを親回路から外すとデータが消失してしまうという
問題がある． 本発明は，高メモリ容量（高実装密度）かつ低価格で、
親回路に対して着脱するメモリ装置を提供し，かつ親回
路から外しているときのデータの消失を防止することが
できるメモリ装置を提供することを目的とする． 〔課題を解決するための手段〕 最近は、Ｄ−ＲＡＭメモリアレイに読み書き制御回路お
よび再生保持手段を組込んだ，大メモリ容量，高速読み
／書きおよび低電力消費のメモリＩＣが提供されている
．再生保持手段は、その入力端に所定態様の電気信号が
到来するとＤ−ＲＡＭメモリアレイのリフレッシュを行
なう．そこで本発明においてはこのようなメモリＩＣを
用いかつ，メモリ装置を親回路に接続するための接続手
段が非接続のとき再生保持手段に前記所定態様の電気信
号を与える信号出力手段を備える．すなわち本発明のメ
モリ装置は，情報を記憶するためのダイナミックＲ Ａ
Ｍ （１１１）と，このダイナミックＲ Ａ Ｍ （
１１１）に記憶されるべき情報の付与またはこのダイナ
ミックＲ Ａ Ｍ （１１１）から出力された情報の処
理をする親回路（２００）に接続するための接続手段（
２０）と、接続手段（２０）が親回路（２００）と非接
続のとき所定態様の信号を出力する信号出力手段（２１
〜２５）と、この信号出力手段（２１〜２５）から出力
された所定態様の信号に応答してダイナミックＲ Ａ
Ｍ （１１１）に記憶されている情報を再生保持するた
めの再生保持手段（１２１〜ｌ２３）と、この再生保持
手段（１２１〜Ｉ２３）およびダイナミックＲ Ａ Ｍ
（１１１）に動作電圧を与える電源手段（１５）と、
を備える． なおカツコ内の記号は、図面に示し後述する本発明の実
施例の対応要素又は対応信号を示すものである。
？作用〕
このメモリ装置が親回路（２００）から分離していると
きには、信号出力手段（２１〜２５）が、再生保持手段
（１１８，１２１〜ｉ２３）に所定態様の電気信号（Ｃ
Ｅ２およびＲＦが８０００ｎｓ以上Ｌ）を与え，再生保
持手段（１２１〜１２３）が、ダイナミックＲ Ａ Ｍ
（１１１）の記憶をリフレッシュ（再生保持）する．
したがってメモリ装置が親回路（２００）から外される
と自動的にリフレッシュが行なわれるようになり，親回
路（２００）から外れているときもリフレッシュにより
データが継続して保持される． このようにメモリ■素子にダイナミックＲＡＭを用い，
かつ、親回路（２００）から外れているときにもダイナ
ミックＲＡＭのデータが保存されるので、例えば画像メ
モリとしての小型かつ高速読み／書きのできるＩＣメモ
リカードを低価格で提供しうる． 本発明の他の目的および特徴は，図面を参照した以下の
実施例の説明より明らかになろう。
きには、信号出力手段（２１〜２５）が、再生保持手段
（１１８，１２１〜ｉ２３）に所定態様の電気信号（Ｃ
Ｅ２およびＲＦが８０００ｎｓ以上Ｌ）を与え，再生保
持手段（１２１〜１２３）が、ダイナミックＲ Ａ Ｍ
（１１１）の記憶をリフレッシュ（再生保持）する．
したがってメモリ装置が親回路（２００）から外される
と自動的にリフレッシュが行なわれるようになり，親回
路（２００）から外れているときもリフレッシュにより
データが継続して保持される． このようにメモリ■素子にダイナミックＲＡＭを用い，
かつ、親回路（２００）から外れているときにもダイナ
ミックＲＡＭのデータが保存されるので、例えば画像メ
モリとしての小型かつ高速読み／書きのできるＩＣメモ
リカードを低価格で提供しうる． 本発明の他の目的および特徴は，図面を参照した以下の
実施例の説明より明らかになろう。
第１図に本発明の一実施例であるＩＣメモリカード１０
の回路構或を示す．所要の電気導体パターンが形或され
たプリント基板上には，４個のＩＣメモリ１ｌ〜１４が
装着されて電気導体パターンと接続されている．電気導
体パターンの端部には、この実施例ではコネクタビン２
０が接続されている．ＩＣメモリカード１０にデータを
書込みあるいはそれからデータを読み出す機器（例えば
ＣＣＤカメラ本体，パーソナルコンピュータ，プリンタ
の画情報リーダ等、以下単に本体という）２００の、デ
ータ処理信号ライン（メモリ読み書き制御用のアドレス
ライン，データラインおよび制御信号ライン）の端部に
，コネクタビン２０を受ける受け導体２２０が接続され
ている．第２図に．ＩＣメモリ１１の内部機能構成を示
す．ＩＣメモリ１１は，東芝製のＴＣ５１８１２８ＡＰ
であり、メモリアレイ１１１は． ５１２Ｘ２５６ワー
ド×８ビット構成のＤ−ＲＡＭである．再生保持手段に
所定態様の電気信号を与える信号出力手段であるリフレ
ッシュコントローラｌ２１，前述の信号出力手段？時間
を制御するリフレッシュタイマー１２２およびリフレッ
シュカウンタ１２３をＩＣメモリ１１は内蔵している． メモリアレイ１１１へのデータの書込みは第３ａ図ニ示
すヨウニ制御信号ＣＥＩ， ＣＥ２， ＯＥ， Ｒ／ｖ
および巴をコントロールすることにより行なわれる．な
お本書において、アンダーラインはロー（Ｌ）アクティ
ブを意味する． また，メモリアレイ１１１よりのデータの読出しは、第
３ｂ図に示すように制御信号■！１， ＣＥ２， ＯＨ
，ＲＡＷおよびＲＦをコントロールすることにより行な
われる． ？Ｃメモリ１１は、第３ｃ図に示すように制御信号■！
１， ＣＥ２， ＯＥ， Ｒ／Ｗおよび旺がコントロー
ルされると，リードサイクルと同程度のサイクルで、デ
ータを読出しかつ読み出したアドレスにデータを書込む
． ＩＣメモリ１１ （東芝製ＴＣ５１８１２８＾Ｐ）の、
クロックゼネレータ１１８，リフレッシュコントローラ
１２１，リフレッシュタイマ１２２およびリフレッシュ
カウンタ１２３は，３つのモードでメモリアレイ１１１
をリフレッシュする． 第１のリフレッシュモードは、メモリアレイ１１１の指
定領域（アドレイ）のみのリフレッシュを選択的に行な
うためのものであり、第４ａ図に示すように． ＣＥ１
＝ Ｌ ， ＣＥ２＝ ＨおよびＲＦ＝Ｈとすると、ア
ドレスデータ（ＡＯ−Ａ８）で指定されたメモリ領域の
みをリフレッシュする． 第２のリフレッシュモードはメモリアレイ１１１全体の
リフレッシュを行なうものであり、第４ｂ図に示すよう
に、ＣＥ１＝Ｈ又はＣＥ２＝Ｌで，旺＝Ｌの継続時間が
８０００ｎｓ以下でＲＦにパルス信号が到来するとこれ
に応答してリフレッシュを行なう。
の回路構或を示す．所要の電気導体パターンが形或され
たプリント基板上には，４個のＩＣメモリ１ｌ〜１４が
装着されて電気導体パターンと接続されている．電気導
体パターンの端部には、この実施例ではコネクタビン２
０が接続されている．ＩＣメモリカード１０にデータを
書込みあるいはそれからデータを読み出す機器（例えば
ＣＣＤカメラ本体，パーソナルコンピュータ，プリンタ
の画情報リーダ等、以下単に本体という）２００の、デ
ータ処理信号ライン（メモリ読み書き制御用のアドレス
ライン，データラインおよび制御信号ライン）の端部に
，コネクタビン２０を受ける受け導体２２０が接続され
ている．第２図に．ＩＣメモリ１１の内部機能構成を示
す．ＩＣメモリ１１は，東芝製のＴＣ５１８１２８ＡＰ
であり、メモリアレイ１１１は． ５１２Ｘ２５６ワー
ド×８ビット構成のＤ−ＲＡＭである．再生保持手段に
所定態様の電気信号を与える信号出力手段であるリフレ
ッシュコントローラｌ２１，前述の信号出力手段？時間
を制御するリフレッシュタイマー１２２およびリフレッ
シュカウンタ１２３をＩＣメモリ１１は内蔵している． メモリアレイ１１１へのデータの書込みは第３ａ図ニ示
すヨウニ制御信号ＣＥＩ， ＣＥ２， ＯＥ， Ｒ／ｖ
および巴をコントロールすることにより行なわれる．な
お本書において、アンダーラインはロー（Ｌ）アクティ
ブを意味する． また，メモリアレイ１１１よりのデータの読出しは、第
３ｂ図に示すように制御信号■！１， ＣＥ２， ＯＨ
，ＲＡＷおよびＲＦをコントロールすることにより行な
われる． ？Ｃメモリ１１は、第３ｃ図に示すように制御信号■！
１， ＣＥ２， ＯＥ， Ｒ／Ｗおよび旺がコントロー
ルされると，リードサイクルと同程度のサイクルで、デ
ータを読出しかつ読み出したアドレスにデータを書込む
． ＩＣメモリ１１ （東芝製ＴＣ５１８１２８＾Ｐ）の、
クロックゼネレータ１１８，リフレッシュコントローラ
１２１，リフレッシュタイマ１２２およびリフレッシュ
カウンタ１２３は，３つのモードでメモリアレイ１１１
をリフレッシュする． 第１のリフレッシュモードは、メモリアレイ１１１の指
定領域（アドレイ）のみのリフレッシュを選択的に行な
うためのものであり、第４ａ図に示すように． ＣＥ１
＝ Ｌ ， ＣＥ２＝ ＨおよびＲＦ＝Ｈとすると、ア
ドレスデータ（ＡＯ−Ａ８）で指定されたメモリ領域の
みをリフレッシュする． 第２のリフレッシュモードはメモリアレイ１１１全体の
リフレッシュを行なうものであり、第４ｂ図に示すよう
に、ＣＥ１＝Ｈ又はＣＥ２＝Ｌで，旺＝Ｌの継続時間が
８０００ｎｓ以下でＲＦにパルス信号が到来するとこれ
に応答してリフレッシュを行なう。
第３のリフレッシュモードもメモリアレイ１１１全体の
リフレッシュを行なうものであり、第４ｃ図に示すよう
に、ＣＥ１＝Ｈ又はＣＥ２＝Ｌで、ＲＦ＝Ｌが８０００
ｎｓを越えて継続するとき所定周期でリフレッシュを行
なう。
リフレッシュを行なうものであり、第４ｃ図に示すよう
に、ＣＥ１＝Ｈ又はＣＥ２＝Ｌで、ＲＦ＝Ｌが８０００
ｎｓを越えて継続するとき所定周期でリフレッシュを行
なう。
再度第ｌ図を参照する。ＩＣメモリ１２〜ｌ４もＩＣメ
モリ１１と同一製品であり．同様に動作する．ＩＣメモ
リ１１〜ｌ４のアドレスライン（ＡＯ〜Ａ１６）は共通
接続されてコネクタピン２０に接続されており，データ
ライン（Ｉ／０ １〜Ｉ／０ ８）およびリフレッシュ
ライン（ＲＦ）も共通接続されてコネクタビン２０に接
続されている．電源電圧ライン（ＶＤＤ）も共通接続さ
れてダイオード１６を介して１次電池１５に接続されか
つダイオード１７を介してコネクタビン２０（の電源接
続ピン）に接続されている．チップセレクト信号ライン
（ＣＥＩ，ＣＥ２）および出力セレクト信号ライン（匪
）は、各別個にコネクタビン２０に接続されている．プ
リント基板の共通アース線もコネクタビン２０（のアー
ス接続ピン）に接続されている． この実施例では、ＩＣメモリカード１０を本体２００か
ら外しているときにメモリアレイ１１１に記憶されてい
るメモリデータを保持するための動作であるリフレッシ
ュを、前述の第３のリフレッシュモードで行なうために
、ＩＣメモリｌ１〜１４のリフレッシュ信号ライン（Ｒ
Ｆ）の共通接続線を抵抗２１を介して共通アース線に接
続し．かつ，ＩＣメモリ１１〜１４のチップセレクト信
号ラインＣＩＥ２のそれぞれを、抵抗２２〜２４のそれ
ぞれを介して共通アース線に接続している．これにより
、ＩＣメモリカード１０のコネクタピン２０が本体２０
０の受け導体２２０から外れると、ＩＣメモリｌ１〜１
４のリフレッシュ信号ライン（ＲＦ）が自動的にＬとな
り、しかも，ＩＣメモリ１１〜１４のチップセレクト信
号ラインＣＥ２のそれぞれが自動的にＬとなる．これに
より、Ｃｌｌ！２＝Ｌで、旺＝Ｌが８０００ｎｓを越え
て継続するという第３のリフレッシュモードを実行する
条件が、ＩＣメモリ１１〜ｌ４のそれぞれで威立し、そ
れぞれにおいてリフレッシュコントローラ（１２１）が
，所定周期でメモリアレイ（１１１）のリフレッシュを
行なう．したがって、ＩＣメモリカードｌＯが本体２０
０から外れている間，電池１５が所定範囲の電圧を供給
している限り，メモリアレイ（１１１）のメモリデータ
が保存される． この実施例ではこのように、単純な抵抗を用いてカード
１０が本体２００から外れているときにリフレッシュ指
示信号を発生するようにしているので，カード構成が簡
単である． ＩＣメモリカード１０がコネクタビン２０および受け導
体２２０を介して本体２００のデータ処理回路に接続さ
れているときには、ＩＣメモリカード１０に対して該デ
ータ処理回路が所要のデータ書込みおよび又はデータ読
出しを行ない，かつ必要なタイミングでリフレッシュ信
号をＩＣカード１０に与える．なお，本体２００は，Ｉ
Ｃメモリカード１０をアクセスしないときには、ＣＥ２
＝Ｌ，ＲＦ＝ＬをＩＣメモリカード１０に継続して出力
するので，その間ＩＣメモリカード１０は第３のリフレ
ッシュモードのリフレッシュを行なって自己のメモリデ
ータを保持する．ＩＣメモリカード１０が本体２００に
接続されているときには、本体２００の電源ラインの電
圧＋ＶｃがＩＣメモリ１１〜１４に与えられ、電池１５
の電力消費は小さい． なお上記実施例ではＩＣメモリカード１０の電源手段と
して１次電池１５を用いているが，これを２次電池およ
び又は太陽電池にしてもよい．またコネクタ（２０ ＋
２２０）は、非接触タイプとしてもよい．又、ＩＣメ
モリ（１１〜１４）として、５２４２８８ワード×８ビ
ット擬似ＳＲＡＭとして，日立ＩｌＨＭ６５８５１２シ
リーズや，他の擬似ＳＲＡＭを用いても良い．いずれに
しても上記のメモリ装置（１０）では、それが親回路（
２００）から分離しているときには、信号出力手段（２
１〜２５）が、再生保持手段（１１８，１２１〜ｌ２３
）に所定態様の電気信号（ＣＥ２および竪が８０００ｎ
ｓ以上Ｌ）を与え，再生保持手段（１２１〜１２３）が
，ダイナミックＲ Ａ Ｍ （１１１）をリフレッシュ
する．したがってメモリ装置（１０）が親回路（２００
）から外されると自動的にリフレッシュが行なわれるよ
うになり，親回路（２００）から外れているときもリフ
レッシュによりデータが継続して保持される．このよう
に親回路（２００）から外れているときにもメモリ装Ｉ
ｆ（１０）のデータが保存されるので，例えば画像メモ
リとしての小型かつ高速読み／書きのＩＣメモリカード
を低価格で提供しうる．〔発明の効果〕 以上説明したように本発明によれば高メモリかつ低価格
であって親回路から着脱でき、しかも親回路から外れて
いるときのデータの消失を防止することができるメモリ
装置を提供することができる．
モリ１１と同一製品であり．同様に動作する．ＩＣメモ
リ１１〜ｌ４のアドレスライン（ＡＯ〜Ａ１６）は共通
接続されてコネクタピン２０に接続されており，データ
ライン（Ｉ／０ １〜Ｉ／０ ８）およびリフレッシュ
ライン（ＲＦ）も共通接続されてコネクタビン２０に接
続されている．電源電圧ライン（ＶＤＤ）も共通接続さ
れてダイオード１６を介して１次電池１５に接続されか
つダイオード１７を介してコネクタビン２０（の電源接
続ピン）に接続されている．チップセレクト信号ライン
（ＣＥＩ，ＣＥ２）および出力セレクト信号ライン（匪
）は、各別個にコネクタビン２０に接続されている．プ
リント基板の共通アース線もコネクタビン２０（のアー
ス接続ピン）に接続されている． この実施例では、ＩＣメモリカード１０を本体２００か
ら外しているときにメモリアレイ１１１に記憶されてい
るメモリデータを保持するための動作であるリフレッシ
ュを、前述の第３のリフレッシュモードで行なうために
、ＩＣメモリｌ１〜１４のリフレッシュ信号ライン（Ｒ
Ｆ）の共通接続線を抵抗２１を介して共通アース線に接
続し．かつ，ＩＣメモリ１１〜１４のチップセレクト信
号ラインＣＩＥ２のそれぞれを、抵抗２２〜２４のそれ
ぞれを介して共通アース線に接続している．これにより
、ＩＣメモリカード１０のコネクタピン２０が本体２０
０の受け導体２２０から外れると、ＩＣメモリｌ１〜１
４のリフレッシュ信号ライン（ＲＦ）が自動的にＬとな
り、しかも，ＩＣメモリ１１〜１４のチップセレクト信
号ラインＣＥ２のそれぞれが自動的にＬとなる．これに
より、Ｃｌｌ！２＝Ｌで、旺＝Ｌが８０００ｎｓを越え
て継続するという第３のリフレッシュモードを実行する
条件が、ＩＣメモリ１１〜ｌ４のそれぞれで威立し、そ
れぞれにおいてリフレッシュコントローラ（１２１）が
，所定周期でメモリアレイ（１１１）のリフレッシュを
行なう．したがって、ＩＣメモリカードｌＯが本体２０
０から外れている間，電池１５が所定範囲の電圧を供給
している限り，メモリアレイ（１１１）のメモリデータ
が保存される． この実施例ではこのように、単純な抵抗を用いてカード
１０が本体２００から外れているときにリフレッシュ指
示信号を発生するようにしているので，カード構成が簡
単である． ＩＣメモリカード１０がコネクタビン２０および受け導
体２２０を介して本体２００のデータ処理回路に接続さ
れているときには、ＩＣメモリカード１０に対して該デ
ータ処理回路が所要のデータ書込みおよび又はデータ読
出しを行ない，かつ必要なタイミングでリフレッシュ信
号をＩＣカード１０に与える．なお，本体２００は，Ｉ
Ｃメモリカード１０をアクセスしないときには、ＣＥ２
＝Ｌ，ＲＦ＝ＬをＩＣメモリカード１０に継続して出力
するので，その間ＩＣメモリカード１０は第３のリフレ
ッシュモードのリフレッシュを行なって自己のメモリデ
ータを保持する．ＩＣメモリカード１０が本体２００に
接続されているときには、本体２００の電源ラインの電
圧＋ＶｃがＩＣメモリ１１〜１４に与えられ、電池１５
の電力消費は小さい． なお上記実施例ではＩＣメモリカード１０の電源手段と
して１次電池１５を用いているが，これを２次電池およ
び又は太陽電池にしてもよい．またコネクタ（２０ ＋
２２０）は、非接触タイプとしてもよい．又、ＩＣメ
モリ（１１〜１４）として、５２４２８８ワード×８ビ
ット擬似ＳＲＡＭとして，日立ＩｌＨＭ６５８５１２シ
リーズや，他の擬似ＳＲＡＭを用いても良い．いずれに
しても上記のメモリ装置（１０）では、それが親回路（
２００）から分離しているときには、信号出力手段（２
１〜２５）が、再生保持手段（１１８，１２１〜ｌ２３
）に所定態様の電気信号（ＣＥ２および竪が８０００ｎ
ｓ以上Ｌ）を与え，再生保持手段（１２１〜１２３）が
，ダイナミックＲ Ａ Ｍ （１１１）をリフレッシュ
する．したがってメモリ装置（１０）が親回路（２００
）から外されると自動的にリフレッシュが行なわれるよ
うになり，親回路（２００）から外れているときもリフ
レッシュによりデータが継続して保持される．このよう
に親回路（２００）から外れているときにもメモリ装Ｉ
ｆ（１０）のデータが保存されるので，例えば画像メモ
リとしての小型かつ高速読み／書きのＩＣメモリカード
を低価格で提供しうる．〔発明の効果〕 以上説明したように本発明によれば高メモリかつ低価格
であって親回路から着脱でき、しかも親回路から外れて
いるときのデータの消失を防止することができるメモリ
装置を提供することができる．
第１図は，本Ｒ明の一実施例の構成を示す電気回路図で
ある． 第２図は，第１図に示すＩＣメモリ１１の内部機能構或
を示すブロック図である． 第３ａ図は、第２図に示すＩＣメモリｌ１の書込みサイ
クルを示すタイムチャートである．第３ｂ図は、第２図
に示すＩＣメモリ１１の読出しサイクルを示すタイムチ
ャートである．第３ｃ図は、第２図に示すＩＣメモリ１
１の読み出しと書込みを同一サイクルで行なう読み・書
きサイクルを示すタイムチャートである．第４ａ図は、
第２図に示すＩＣメモリ１１の第１のモードのリフレッ
シュサイクルを示すタイムチャートである． 第４ｂ図は、第２図に示すＩＣメモリ１１の第２のモー
ドのリフレッシュを行なう信号条件を示すタイムチャー
トである． 第４ｃ図は，第２図に示すＩＣメモリ１１の第３のモー
ドのリフレッシュを行なう信号条件を示すタイムチャー
トである． １０ ： ＩＣメモリカード（メモリ装置）１１〜１４
： ＩＣメモリ１５：電池（電源手段）
１６．１７：ダイオード１８：データライン
１９：アドレスライン２０：コネクタピン（
接続手段） ２１〜２５：抵抗（信号出力手段）
ある． 第２図は，第１図に示すＩＣメモリ１１の内部機能構或
を示すブロック図である． 第３ａ図は、第２図に示すＩＣメモリｌ１の書込みサイ
クルを示すタイムチャートである．第３ｂ図は、第２図
に示すＩＣメモリ１１の読出しサイクルを示すタイムチ
ャートである．第３ｃ図は、第２図に示すＩＣメモリ１
１の読み出しと書込みを同一サイクルで行なう読み・書
きサイクルを示すタイムチャートである．第４ａ図は、
第２図に示すＩＣメモリ１１の第１のモードのリフレッ
シュサイクルを示すタイムチャートである． 第４ｂ図は、第２図に示すＩＣメモリ１１の第２のモー
ドのリフレッシュを行なう信号条件を示すタイムチャー
トである． 第４ｃ図は，第２図に示すＩＣメモリ１１の第３のモー
ドのリフレッシュを行なう信号条件を示すタイムチャー
トである． １０ ： ＩＣメモリカード（メモリ装置）１１〜１４
： ＩＣメモリ１５：電池（電源手段）
１６．１７：ダイオード１８：データライン
１９：アドレスライン２０：コネクタピン（
接続手段） ２１〜２５：抵抗（信号出力手段）
Claims (1)
- 【特許請求の範囲】 情報を記憶するためのダイナミックＲＡＭと、このダイ
ナミックＲＡＭに記憶されるべき情報の付与またはこの
ダイナミックＲＡＭから出力された情報の処理をする親
回路に接続するための接続手段と、 上記接続手段が前記親回路と非接続のとき所定態様の信
号を出力する信号出力手段と、 この信号出力手段から出力された所定態様の信号に応答
して上記ダイナミックＲＡＭに記憶されている情報を再
生保持するための再生保持手段と、この再生保持手段お
よび上記ダイナミック ＲＡＭに動作電圧を与える電源手段と、 を備えるメモリ装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1161662A JP2898016B2 (ja) | 1989-06-23 | 1989-06-23 | メモリ装置 |
| US07/539,227 US5119338A (en) | 1989-06-23 | 1990-06-18 | Memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1161662A JP2898016B2 (ja) | 1989-06-23 | 1989-06-23 | メモリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0325788A true JPH0325788A (ja) | 1991-02-04 |
| JP2898016B2 JP2898016B2 (ja) | 1999-05-31 |
Family
ID=15739449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1161662A Expired - Lifetime JP2898016B2 (ja) | 1989-06-23 | 1989-06-23 | メモリ装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5119338A (ja) |
| JP (1) | JP2898016B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH096683A (ja) * | 1995-06-19 | 1997-01-10 | Nec Corp | 情報保持機能付きメモリ装置 |
| WO2001095335A1 (fr) * | 2000-06-08 | 2001-12-13 | Mitsubishi Denki Kabushiki Kaisha | Dispositif de sauvegarde de donnees et alimentation electrique possedant une fonction d'elevation et d'abaissement de tension |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5303198A (en) * | 1990-09-28 | 1994-04-12 | Fuji Photo Film Co., Ltd. | Method of recording data in memory card having EEPROM and memory card system using the same |
| US5663901A (en) * | 1991-04-11 | 1997-09-02 | Sandisk Corporation | Computer memory cards using flash EEPROM integrated circuit chips and memory-controller systems |
| US5321661A (en) * | 1991-11-20 | 1994-06-14 | Oki Electric Industry Co., Ltd. | Self-refreshing memory with on-chip timer test circuit |
| US5164916A (en) * | 1992-03-31 | 1992-11-17 | Digital Equipment Corporation | High-density double-sided multi-string memory module with resistor for insertion detection |
| US5319668A (en) * | 1992-09-30 | 1994-06-07 | New Focus, Inc. | Tuning system for external cavity diode laser |
| US5522038A (en) * | 1993-04-16 | 1996-05-28 | Micron Technology, Inc. | Testing mapped signal sources |
| JPH06338187A (ja) * | 1993-05-27 | 1994-12-06 | Melco:Kk | Ｄｒａｍを用いたメモリ装置 |
| US5758063A (en) * | 1995-05-04 | 1998-05-26 | Micron Technology, Inc. | Testing mapped signal sources |
| KR0179824B1 (ko) * | 1995-05-17 | 1999-05-15 | 문정환 | 아이씨 메모리 카드 |
| US6100975A (en) * | 1996-05-13 | 2000-08-08 | Process Instruments, Inc. | Raman spectroscopy apparatus and method using external cavity laser for continuous chemical analysis of sample streams |
| US6028667A (en) * | 1996-05-13 | 2000-02-22 | Process Instruments, Inc. | Compact and robust spectrograph |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6145494A (ja) * | 1984-08-10 | 1986-03-05 | Nec Corp | 半導体記憶装置 |
| JPS647186A (en) * | 1987-06-29 | 1989-01-11 | Nec Corp | Ic card |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01267896A (ja) * | 1988-04-19 | 1989-10-25 | Toshiba Corp | 半導体メモリ |
-
1989
- 1989-06-23 JP JP1161662A patent/JP2898016B2/ja not_active Expired - Lifetime
-
1990
- 1990-06-18 US US07/539,227 patent/US5119338A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6145494A (ja) * | 1984-08-10 | 1986-03-05 | Nec Corp | 半導体記憶装置 |
| JPS647186A (en) * | 1987-06-29 | 1989-01-11 | Nec Corp | Ic card |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH096683A (ja) * | 1995-06-19 | 1997-01-10 | Nec Corp | 情報保持機能付きメモリ装置 |
| WO2001095335A1 (fr) * | 2000-06-08 | 2001-12-13 | Mitsubishi Denki Kabushiki Kaisha | Dispositif de sauvegarde de donnees et alimentation electrique possedant une fonction d'elevation et d'abaissement de tension |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2898016B2 (ja) | 1999-05-31 |
| US5119338A (en) | 1992-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5257233A (en) | Low power memory module using restricted RAM activation | |
| US6128746A (en) | Continuously powered mainstore for large memory subsystems | |
| JP2854680B2 (ja) | Ｉｃメモリカード | |
| US5504700A (en) | Method and apparatus for high density sixteen and thirty-two megabyte single in-line memory module | |
| US5241222A (en) | Dram interface adapter circuit | |
| JPH0325788A (ja) | メモリ装置 | |
| JPS598193A (ja) | ランダム・アクセス・メモリ | |
| JPH0218777A (ja) | 電子回路装置 | |
| JPS61161562A (ja) | 階層メモリ・システム | |
| EP0371488A3 (en) | A dynamic video random access memory | |
| JP2003022215A5 (ja) | ||
| JP2775498B2 (ja) | 半導体記憶装置 | |
| JPH05144251A (ja) | メモリーカード | |
| JP2004171660A (ja) | 情報記憶装置、情報記憶方法、情報記憶プログラム | |
| JPS5931154B2 (ja) | 半導体記憶装置 | |
| KR19990070522A (ko) | 디램 및 이를 포함하는 시스템 | |
| JPH05242671A (ja) | Ｄｒａｍリフレッシュ装置 | |
| KR0150140B1 (ko) | 72핀 심 소켓에 30핀 심도 사용 가능한 연결장치 | |
| JPH0830747A (ja) | メモリカード | |
| JPH02252188A (ja) | メモリカードのデータ入出力方法 | |
| CN112711548A (zh) | 内存装置、图像处理芯片以及内存控制方法 | |
| JPH04153984A (ja) | ダイナミックメモリの制御方法 | |
| JPH03268013A (ja) | Ｉｃメモリカード | |
| JPH04195991A (ja) | 表示装置及びそれを用いた情報処理装置 | |
| JPH04176091A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080312 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 11 |